電子發(fā)燒友網(wǎng)報(bào)道(文/周凱揚(yáng))隨著人工智能和機(jī)器學(xué)習(xí)的崛起,人工成本的提高,不少人類崗位被機(jī)器所替代,甚至許多重度依靠腦力活動的工作也在被危及,后端設(shè)計(jì)工程師就是其中之一。 EDA在不斷的迭代升級下,工程師們用起來也越來越得心應(yīng)手,工作量都得到了簡化。但諸位后端設(shè)計(jì)工程師有沒有害怕自己吃飯的工具變得越來越智能,最終有一天替代自己?EDA
引入機(jī)器學(xué)習(xí),是威脅還是福利?
Cerebrus floorplan自動優(yōu)化 / Cadence 在Cadence給出的演示中,5nm手機(jī)CPU需要工程師團(tuán)隊(duì)數(shù)月的工作,最終實(shí)現(xiàn)了3.5GHz的頻率。而在運(yùn)用Cerebrus的幫助下,1名工程師在10天內(nèi)的時(shí)間里就將頻率提升了420MH。這樣的生產(chǎn)力提升升可能是每個(gè)芯片設(shè)計(jì)公司都想要看到的結(jié)果,因?yàn)樗母嗍荂PU的時(shí)間而不是工程師自己的時(shí)間,更不用說可觀的性能提升了。 考慮到Cerebrus正是希臘神話中看守地獄的三頭犬Cerberus的易位詞,說不定對許多初級工程師來說真的象征著“地獄”之門大開。 但它真正的象征意義可能更接近于大腦“Cerebrum”,為工程師們提供一個(gè)擁有自主思考能力的工具,同時(shí)也幫助工程師構(gòu)思更好的芯片設(shè)計(jì)。據(jù)外媒Anandtech了解到,Cadence提供的工具里還會加入回放功能?;胤殴δ軙涗浽鰪?qiáng)學(xué)習(xí)的過程中每一次迭代,這讓工程師可以更好地確定設(shè)計(jì)過程,并理解最終設(shè)計(jì)。
芯片設(shè)計(jì)上的人類VS機(jī)器學(xué)習(xí),已有敗績
引入機(jī)器學(xué)習(xí),是威脅還是福利?
許多頂尖的IC設(shè)計(jì)都需要在設(shè)計(jì)上進(jìn)行優(yōu)化,從而改善我們常說的PPA(性能、功率、面積,有時(shí)還有成本)。在規(guī)劃好芯片架構(gòu),確定了工藝節(jié)點(diǎn)后,剩下的開發(fā)工作就是設(shè)計(jì)了。不少設(shè)計(jì)工作,需要工程師團(tuán)隊(duì)數(shù)月的優(yōu)化,EDA廠商推出云方案之后,也有部分公司借助云方案來完成優(yōu)化和驗(yàn)證工作,以求節(jié)省總開發(fā)周期。 以上過程的主導(dǎo)者依然是設(shè)計(jì)者本身,甚至不少設(shè)計(jì)者認(rèn)為當(dāng)今的芯片復(fù)雜度是機(jī)器學(xué)習(xí)和AI無法企及的,而且還在飛速增長中。然而在機(jī)器學(xué)習(xí)的演進(jìn)下,EDA一直在研究如何將其引入軟件中去,為芯片設(shè)計(jì)帶來顛覆性的改變。

芯片設(shè)計(jì)上的人類VS機(jī)器學(xué)習(xí),已有敗績
在這場人類與機(jī)器學(xué)習(xí)的設(shè)計(jì)大戰(zhàn)里,其實(shí)人類已經(jīng)有過敗績了。今年6月9日,谷歌在《自然》雜志上發(fā)表了一篇論文,就講述了谷歌計(jì)劃用AI來設(shè)計(jì)下一代AI加速器(TPU)。 該論文著重說明了在機(jī)器學(xué)習(xí)在布局上的優(yōu)勢,自動布局布線已經(jīng)不是什么新鮮事了,然而機(jī)器學(xué)習(xí)的引入還是為其算法帶來了大革新。論文稱復(fù)雜芯片的設(shè)計(jì)需太過耗時(shí),工程師需要花上大量時(shí)間來布局和迭代其設(shè)計(jì),每次設(shè)計(jì)后最多還要72小時(shí)來評估,最終導(dǎo)致工程時(shí)長拖到數(shù)月之久。 這在AI芯片公司尤其常見,不少大會上AI芯片公司大肆宣揚(yáng)其核心設(shè)計(jì),但最終芯片成品可能要數(shù)個(gè)月乃至一年后才能推出。只有設(shè)計(jì)評估工作順利進(jìn)行,才會擁有比上一版更優(yōu)秀的PPA。 在谷歌的實(shí)驗(yàn)中,他們根據(jù)大量網(wǎng)表和布局建立了一個(gè)神經(jīng)網(wǎng)絡(luò)。同樣在6個(gè)小時(shí)的設(shè)計(jì)流程下,該方法生成的floorplan從各個(gè)層面上都優(yōu)于或近似于人類手工設(shè)計(jì)。

人機(jī)對比 / Nature
上圖就是谷歌曾經(jīng)展示過的人機(jī)大戰(zhàn)結(jié)果,左圖為人工設(shè)計(jì)的floorplan,花費(fèi)了6至8周的工作時(shí)間。而右圖是AI設(shè)計(jì)的floorplan,僅僅花費(fèi)了24個(gè)小時(shí)。不過因?yàn)榘藱C(jī)密設(shè)計(jì),兩張圖都已經(jīng)經(jīng)過了模糊處理。
盡管從這些例子看來,工程師的位置岌岌可危,但這些并不是EDA引入機(jī)器學(xué)習(xí)的意義。Synopsys其實(shí)也早在去年推出了AI驅(qū)動的設(shè)計(jì)系統(tǒng)方案DSO.ai,其團(tuán)隊(duì)在官方采訪中提到:DSO.ai之類方案并非芯片設(shè)計(jì)的“綠色按鈕”,一鍵按下交由AI自行操作。真正的權(quán)力依然掌握在設(shè)計(jì)者手中,只不過將不少設(shè)計(jì)工作從手動變?yōu)榱苏嬲饬x上的自動而已。
結(jié)語
雖然EDA確實(shí)都在逐步引入機(jī)器學(xué)習(xí),但這與過去的升級其實(shí)性質(zhì)無差,仍然是在為工程師省去重復(fù)性的優(yōu)化排錯(cuò)工作。目前這些工具所能提供的依然是“AI輔助芯片設(shè)計(jì)”,而不是“AI自動設(shè)計(jì)芯片”。
“自己設(shè)計(jì)的AI芯片替代自己”的情況在很長一段時(shí)間內(nèi)都不會發(fā)生的。再者,編者的工作可能會比諸位工程師更早一步被機(jī)器學(xué)習(xí)和AI替代,屆時(shí),它們寫出的文章可能會換上一個(gè)更有威懾力的標(biāo)題。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報(bào)投訴
-
eda
+關(guān)注
關(guān)注
71文章
2924瀏覽量
177931 -
后端設(shè)計(jì)
+關(guān)注
關(guān)注
0文章
14瀏覽量
8723
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦


硬件工程師看了只會找個(gè)角落默默哭泣#硬件工程師 #MDD #MDD辰達(dá)半導(dǎo)體 #產(chǎn)品經(jīng)理 #軟件工程師
硬件工程師
MDD辰達(dá)半導(dǎo)體
發(fā)布于 :2025年06月09日 15:51:56



工業(yè)機(jī)器人設(shè)計(jì)工程師必備指南免費(fèi)下載
,以及強(qiáng)大的實(shí)時(shí)通信。 資料亮點(diǎn): *附件:工業(yè)機(jī)器人設(shè)計(jì)工程師必備指南.pdf 全鏈路技術(shù)解析 : 從控制器架構(gòu)(Sitara?處理器)、伺服驅(qū)動(隔離式柵極驅(qū)動器設(shè)計(jì))到機(jī)械臂傳感(毫米波雷達(dá)、超聲波技術(shù)),覆蓋工業(yè)機(jī)器人核


硬件工程師的終極幻想:焊板子焊上人生巔峰!#半導(dǎo)體器件 #硬件工程師 #MDD辰達(dá)半導(dǎo)體
硬件工程師
MDD辰達(dá)半導(dǎo)體
發(fā)布于 :2025年02月24日 19:00:35

不同時(shí)期的硬件工程師,最怕發(fā)生的事 #電子工程師 #硬件工程師 #內(nèi)容過于真實(shí) #YXC晶振 #揚(yáng)興科技
電子工程師
揚(yáng)興科技
發(fā)布于 :2025年01月07日 18:41:12
人工智能工程師高頻面試題匯總——機(jī)器學(xué)習(xí)篇
隨著人工智能技術(shù)的突飛猛進(jìn),AI工程師成為了眾多求職者夢寐以求的職業(yè)。想要拿下這份工作,面試的時(shí)候得展示出你不僅技術(shù)過硬,還得能解決問題。所以,提前準(zhǔn)備一些面試常問的問題,比如機(jī)器學(xué)習(xí)的那些算法

eda在機(jī)器學(xué)習(xí)中的應(yīng)用
在機(jī)器學(xué)習(xí)項(xiàng)目中,數(shù)據(jù)預(yù)處理和理解是成功構(gòu)建模型的關(guān)鍵。探索性數(shù)據(jù)分析(EDA)是這一過程中不可或缺的一部分。 1. 數(shù)據(jù)清洗 數(shù)據(jù)清洗 是機(jī)器學(xué)習(xí)

硬件工程師VS軟件工程師|硬件工程師看到這都淚目了!#硬件設(shè)計(jì) #硬件工程師 #電子工程師 #軟件工程師
硬件工程師
安泰小課堂
發(fā)布于 :2024年09月25日 18:47:52

【試用評選】為昕原理圖設(shè)計(jì)EDA軟件(Jupiter)試用活動評選結(jié)果公布
流程,功能設(shè)計(jì)更智能化,界面操作更人性化,讓硬件工程師使用得更愉悅、順暢。為昕科技旨在通過新技術(shù)提高硬件工程師設(shè)計(jì)原理圖的效率,加速完善國產(chǎn)EDA布局,面向電子系統(tǒng)/產(chǎn)品研發(fā)全流程,提供更高效、更智能
發(fā)表于 07-22 17:07
評論