一、概述

在大規(guī)模ASIC或FPGA設(shè)計中，多時鐘系統(tǒng)往往是不可避免的，這樣就產(chǎn)生了不同時鐘域數(shù)據(jù)傳輸?shù)膯栴}，其中一個比較好的解決方案就是使用異步FIFO來作不同時鐘域數(shù)據(jù)傳輸?shù)木彌_區(qū)，這樣既可以使相異時鐘域數(shù)據(jù)傳輸?shù)臅r序要求變得寬松，也提高了它們之間的傳輸效率。此文內(nèi)容就是闡述異步FIFO的設(shè)計。

二、設(shè)計原理

2.1結(jié)構(gòu)框圖

Fig. 2.1.1

如上圖所示的同步模塊synchronize to write clk，其作用是把讀時鐘域的讀指針rd_ptr采集到寫時鐘（wr_clk）域，然后和寫指針wr_ptr進(jìn)行比較從而產(chǎn)生或撤消寫滿標(biāo)志位wr_full；類似地，同步模塊synchronize to read clk的作用是把寫時鐘域的寫指針wr_ptr采集到讀時鐘域，然后和讀指針rd_ptr進(jìn)行比較從而產(chǎn)生或撤消讀空標(biāo)志位rd_empty。

另外還有寫指針wr_ptr和寫滿標(biāo)志位wr_full產(chǎn)生模塊，讀指針rd_ptr和讀空標(biāo)志位rd_empty產(chǎn)生模塊，以及雙端口存儲RAM模塊。

2.2二進(jìn)制計數(shù)器存在的問題

異步FIFO讀寫指針需要在數(shù)學(xué)上的操作和比較才能產(chǎn)生準(zhǔn)確的空滿標(biāo)志位，但由于讀寫指針屬于不同的時鐘域及讀寫時鐘相位關(guān)系的不確定性，同步模塊采集另一時鐘域的指針時，此指針有可能正處在跳變的過程中，如圖Fig.2.2.1所示，那么采集到的值很有可能是不期望的值，當(dāng)然，不期望的錯誤結(jié)果也會隨之發(fā)生。

上圖中，rd_ptr2sync 3和4以及4和5之間的中間態(tài)是由于到各寄存器的時鐘rd_clk存在偏差而引起的。二進(jìn)制的遞增操作，在大多數(shù)情況下都會有兩位或者兩以上的bit位在同一個遞增操作內(nèi)發(fā)生變化，但由于實際電路中會存在時鐘偏差和不同的路徑延時，二進(jìn)制計數(shù)器在自增時會不可避免地產(chǎn)生錯誤的中間結(jié)果，如圖Fig.2.2.2。

上圖是Fig.2.2.1的電路原型以及局部波形的放大。由于rd_clk上升沿到達(dá)三寄存器的時間各不相同，這就導(dǎo)致了rd_ptr2sync的值從3’b011跳變3’b100的過程中經(jīng)歷了3’b111和3’b101，直到最后一個時鐘（rd_clk0）沿的到來后rd_ptr2sync才跳變到正確結(jié)果3’b100。中間結(jié)果的持續(xù)的時間雖然相對短暫，但是這些不正確的中間結(jié)果完全有可能被其它時鐘域的同步模塊采集到而產(chǎn)生錯誤的動作，見上圖。

由此可見，要避免中間結(jié)果的產(chǎn)生，其中一個可行的方案就是使被同步模塊采集的數(shù)據(jù)遞變時，每次只有一個bit位發(fā)生改變。格雷碼計數(shù)器就是一個不錯的選擇。

2.3格雷碼計數(shù)器的實現(xiàn)

2.3.1格雷碼的表現(xiàn)形式

格雷碼一個最大的特點就是在遞增或遞減的過程中，每次只變化一位，這是它最大的優(yōu)點。同時它也有自己的局限性，那就是循環(huán)計數(shù)深度必須是2的n次冪，否則就失去了每次只變化一位的特性。深度為16的二進(jìn)制及格雷碼遞變表如下：

Binary Gray

0 0000 0000

1 0001 0001

2 0010 0011

3 0011 0010

4 0100 0110

5 0101 0111

6 0110 0101

7 0111 0100

8 1000 1100

9 1001 1101

10 1010 1111

11 1011 1110

12 1100 1010

13 1101 1011

14 1110 1001

15 1111 1000

0 0000 0000

2.3.2二進(jìn)制和格雷碼的相互轉(zhuǎn)換

1、二進(jìn)制到格雷碼：

2.3.3格雷碼計數(shù)器的實現(xiàn)

如下圖fig.2.3.1所示，指向存儲器的地址指針由二進(jìn)制計數(shù)器產(chǎn)生，而用于跨時鐘域傳播的格雷碼指針是對二進(jìn)制指針的實時轉(zhuǎn)換并用寄存器采集獲得的。這里要注意的是，計數(shù)器的位寬比實際所需的位寬要多出一位，這樣做的目的是方便判斷FIFO的空或滿，這一點下文中將會介紹。

2.4空滿標(biāo)志位的產(chǎn)生

異步FIFO最核心的部分就是精確產(chǎn)生空滿標(biāo)志位，這直接關(guān)系到設(shè)計的成敗。本文采用比較讀寫指針來判斷FIFO的空滿，如果FIFO的深度是n-1位線所能訪問到的地址空間，那么此設(shè)計所要用的指針位寬就比實際多出一位，也就是n位，這樣做有助于判斷FIFO是空還是滿。

2.4.1讀空標(biāo)志位的產(chǎn)生

當(dāng)讀地址rd_ptr趕上寫地址wr_ptr，也就是rd_ptr完全等于wr_ptr時，可以斷定，F(xiàn)IFO里的數(shù)據(jù)已被讀空，而且只有在兩種情況下，F(xiàn)IFO才會為空：第一種是系統(tǒng)復(fù)位，讀寫指針全部清零；另一種情況是在FIFO不為空時，數(shù)據(jù)讀出的速率快于數(shù)據(jù)寫入的速率，讀地址趕上寫地址時FIFO為空?？諛?biāo)志位的產(chǎn)生需要在讀時鐘域里完成，這樣不至于發(fā)生FIFO已經(jīng)為空了而空標(biāo)志位還沒有產(chǎn)生的情況，但是可能會發(fā)生FIFO里已經(jīng)有數(shù)據(jù)了而空標(biāo)志位還沒有撤消的情況，不過就算是在最壞情況下，空標(biāo)志位撤消的滯后也只有三個時鐘周期，這個問題不會引起傳輸錯誤；還有一種情況就是空標(biāo)志比較邏輯檢測到讀地址和寫地址相同后緊接著系統(tǒng)產(chǎn)生了寫操作，寫地址增加，F(xiàn)IFO內(nèi)有了新數(shù)據(jù)，由于同步模塊的滯后性，用于比較的寫地址不能及時更新，這樣，一個本不應(yīng)該有的空標(biāo)志信號就產(chǎn)生了，不過這種情況也不會導(dǎo)致錯誤的發(fā)生，像這種FIFO非空而產(chǎn)生空標(biāo)志信號的情況稱為“虛空”。

Fig. 2.4.1.1空標(biāo)志產(chǎn)生邏輯

如圖Fig. 2.4.1.1空標(biāo)志產(chǎn)生邏輯，寫時鐘域的寫指針通過兩級寄存被同步到讀時鐘域之后與讀指針進(jìn)行比較，如果完全相等，則會產(chǎn)生空標(biāo)志信號；同步模塊用兩級寄存器來實現(xiàn)是為了消除可能的亞穩(wěn)態(tài)，正如前面所述，因為wr_ptr_gray是用格雷碼實現(xiàn)的，即使同步模塊是在wr_ptr_gray跳變的時刻進(jìn)行采集，其采集到的所有可能值也只有兩個，一個是跳變之前的值，一個是跳變之后的值，它們只相差1，最壞情況也只是產(chǎn)生了“虛空”信號，而這不會引起錯誤傳輸。

2.4.2寫滿標(biāo)志位的產(chǎn)生

和讀空標(biāo)志位產(chǎn)生機制一樣，寫滿標(biāo)志位也是通過比較讀寫地址產(chǎn)生的。讀寫指針的關(guān)系就好比A,B兩個田徑運動員在一環(huán)形跑道上賽跑一樣，當(dāng)B運動員領(lǐng)先A并整整超前一圈時，A,B兩人的地點相同，此種情況對應(yīng)于讀寫指針指向了同一地址，但寫指針超前整整一圈，F(xiàn)IFO被寫滿。和讀空標(biāo)志產(chǎn)生一樣，寫滿標(biāo)志也是讀寫指針相同時產(chǎn)生。但是如果地址的寬度和FIFO實際深度所需的寬度相等，某一時刻讀寫地址相同了，那FIFO是空還是滿就難以判斷了。所以讀寫指針需要增加一位來標(biāo)記寫地址是否超前讀地址（在系統(tǒng)正確工作的前提下，讀地址不可能超前于寫地址），比如FIFO的深度為8，我們需要用寬度為4的指針。

Fig. 2.4.2.1格雷碼指針和存儲空間的映射關(guān)系

如果讀指針的最高位為0，而寫指針的最高位為1，說明寫指針超前于讀指針，這時如果讀寫指針指向同一存儲空間，參照Fig. 2.4.2.1 , 則可判斷為FIFO被寫滿。寫滿標(biāo)志位產(chǎn)生邏輯只需關(guān)心格雷碼指針最高位不同（寫超前于讀）且它們指向同一存儲空間的情況，那么怎么通過比較兩格雷碼指針來判斷這種情況的發(fā)生呢？首先，最高位相異（因為讀指針不可能超前于寫指針，所以只可能是寫指針超前于讀指針）；其次，如果把最高位為1的所有格雷碼指針的次高位均取反后，除去最高位不看，則指向同一存儲空間的兩指針相同，從而得出第二個條件是：次高也相異。

Fig. 2.4.2.2寫滿標(biāo)志位產(chǎn)生邏輯

三、總結(jié)

前文講述了異步FIFO的應(yīng)用需要、實現(xiàn)原理，并重點闡述了空滿標(biāo)志信號的產(chǎn)生方法以及可能會發(fā)生的“虛空”和“虛滿”現(xiàn)象。理解了這些關(guān)鍵信號的產(chǎn)生原理，設(shè)計一個異步FIFO也就不難了。

責(zé)任編輯：haq