大多數(shù)電子時(shí)鐘，無論是模擬的還是數(shù)字的，都使用基于 32.768 kHz 晶體的晶體振蕩器 (XO) 作為參考。事實(shí)上，它與許多微控制器系統(tǒng)通常用作實(shí)時(shí)時(shí)鐘的晶體相同。這些晶體的典型年穩(wěn)定性為 ±3ppm [1]。

雖然這對(duì)于大多數(shù)應(yīng)用程序來說已經(jīng)足夠了，但對(duì)于從事需要更高穩(wěn)定性的應(yīng)用程序的設(shè)計(jì)人員來說，這太不精確了。這些所謂的“時(shí)間堅(jiān)果”[2] 必須依賴高精度的時(shí)間源，例如恒溫晶體振蕩器 (OCXO) [3]，其年穩(wěn)定性為 ±2*10 -8，或銫標(biāo)準(zhǔn) [ 4] 具有更高的典型穩(wěn)定性 ±3*10 -12。

不幸的是，將現(xiàn)有應(yīng)用從基本晶體時(shí)鐘升級(jí)到高穩(wěn)定性頻率參考并不是一項(xiàng)簡單的任務(wù)。這是因?yàn)檫@些高精度源在標(biāo)準(zhǔn) 10 MHz 下運(yùn)行，這不是標(biāo)準(zhǔn) XO 32.768 kHz 工作頻率的整數(shù)因子。

一種解決方案是時(shí)鐘發(fā)生器 IC，如 SI5351。它包含一個(gè)鎖相環(huán)，可將輸入頻率倍增至 600 至 900 MHz，然后將其分頻以生成輸出頻率。這過于復(fù)雜，并且可能會(huì)降低具有不需要的相位噪聲的源。此處提出的替代解決方案基于分?jǐn)?shù)除法。

理論

XO 驅(qū)動(dòng)的電子時(shí)鐘使用 15 個(gè)連續(xù)的 2 分頻計(jì)數(shù)器將其 32.768 kHz 參考頻率分頻為 1 Hz；2 15 = 32768。假設(shè)一秒內(nèi)有 32,768 個(gè)脈沖，這些脈沖何時(shí)以及如何發(fā)生并不重要，因?yàn)榉诸l器鏈將平滑任何脈沖位置或占空比的不規(guī)則性。

用您獨(dú)特的設(shè)計(jì)讓工程界驚嘆： 設(shè)計(jì)理念提交指南

對(duì)輸入 10 MHz 時(shí)鐘進(jìn)行門控以僅允許前 32,768 個(gè)脈沖通過的有限狀態(tài)機(jī)可以實(shí)現(xiàn)此目的。然而，這會(huì)導(dǎo)致一個(gè)高度不規(guī)則的時(shí)鐘，它由 32,768 個(gè)脈沖組成，頻率為 10 MHz，然后有將近 997 毫秒的間隙。對(duì)于期望一致的 32.768 kHz 時(shí)鐘的系統(tǒng)來說，這可能太不規(guī)則了。

相反，分?jǐn)?shù)除法可用于識(shí)別 10 MHz 和 32.768 kHz 的公因數(shù)，如以下等式所示：

上面的等式顯示所需的除法可以通過 6 次除以 2.5 和一次除以 1.25 運(yùn)算實(shí)現(xiàn)?？梢允褂脴?biāo)準(zhǔn)的 5 分頻邏輯元件生成 2.5 分頻函數(shù)，例如 74HC390 雙十進(jìn)制計(jì)數(shù)器中可用的邏輯元件。74HC390 由兩個(gè)獨(dú)立的 2 分頻計(jì)數(shù)器和兩個(gè) 5 分頻計(jì)數(shù)器組成。除以 5 具有以下真值表（圖 1），其中 Q C是最高有效位 (MSB)，Q A是最低有效位 (LSB)：

圖 1除以 5 計(jì)數(shù)器的真值表。

對(duì)于每個(gè)人五個(gè)輸入時(shí)鐘脈沖，Q A脈沖兩次，因此它執(zhí)行不規(guī)則的 2.5 分頻。如果恰好需要 50% 的占空比，則可以使用更復(fù)雜的架構(gòu) [5]。除以 1.25 更復(fù)雜，但可以使用簡單的有限狀態(tài)機(jī)，因?yàn)樗喈?dāng)于每五個(gè)輸入脈沖產(chǎn)生四個(gè)輸出脈沖。這是通過將輸入時(shí)鐘與五分頻元件的 NOT Q C輸出進(jìn)行與運(yùn)算來實(shí)現(xiàn)的。因此真值表是（圖 2），其中 ↑ 是上升時(shí)鐘：

圖 2除以 1.25 計(jì)數(shù)器的真值表，源自除以 5 函數(shù)。

執(zhí)行

完整的分壓器原理圖如圖 3所示。QG1 是一個(gè) 10 MHz 晶振模塊，如果需要，它可以是一個(gè)高穩(wěn)定性的 OCXO。它為第一個(gè) 2.5 分頻 IC1A 提供了一個(gè) TTL 兼容時(shí)鐘。輸入 A 是 74HC390 的 2 分頻時(shí)鐘輸入。在這種情況下，A 未使用，因此它被連接到低電平，而 QA，其相應(yīng)的輸出則懸空。輸入 B 和輸出 Q B、Q C和 Q D形成 5 分頻，Q B是 LSB 輸出。

圖 3分頻器鏈?zhǔn)疽鈭D。

IC1A 的Q B產(chǎn)生一個(gè) 4 MHz 時(shí)鐘，然后由 IC1B 進(jìn)一步分頻為 1.6 MHz。IC2 和 IC3 使用 2.5 分頻級(jí)將其進(jìn)一步分頻至 40.96 kHz。來自 74HC00 四路雙輸入與非門的 IC5C 反轉(zhuǎn)IC4A的 Q D輸出。這被饋送到與非門，在那里它與輸入時(shí)鐘進(jìn)行“與”運(yùn)算以形成 1.25 分頻，從而在其輸出（引腳 8）處產(chǎn)生 32.768 kHz 時(shí)鐘。

為了驗(yàn)證該理論，電路在面包板上進(jìn)行了原型制作，如圖 4所示。

圖 4帶有頻率計(jì)數(shù)器的分頻器鏈的面包板實(shí)現(xiàn)。

10 MHz 參考 (QG1) 是左側(cè)的金屬封裝振蕩器模塊。四個(gè) 74HC390 在旁邊，74HC00 位于原型板的最右側(cè)。原型下方顯示的顯示器是基于 ICM7216D 的頻率計(jì)數(shù)器，用于顯示電路的輸出頻率。

實(shí)際結(jié)果

圖 4 中的頻率計(jì)數(shù)器配置有 1 秒門控時(shí)間，在此期間不規(guī)則的脈沖序列被平滑。它使用與分頻器鏈相同的 10 MHz 晶體振蕩器作為參考。正如預(yù)期的那樣，它的顯示顯示平均輸出頻率是設(shè)計(jì)指定的 32.768 kHz。

分頻器電路的輸出脈沖序列也記錄在 Keysight DSO-X 1102G 示波器上，如圖 5所示。平均頻率是用內(nèi)部計(jì)數(shù)器測量的，也顯示為 32.768 kHz。另請注意，脈沖串的不規(guī)則性質(zhì)在示波器顯示屏上清晰可見。

圖 5輸出端測得的脈沖序列。

這些積極的結(jié)果表明，如何巧妙地從 10 MHz 導(dǎo)出 32.768 kHz。

編輯：fqj