chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

干貨來(lái)了,GTX核配置,搬磚全靠它~~

前言

作為一名初學(xué)者,也曾被GTX一堆信號(hào)搞得頭暈?zāi)X脹,在學(xué)習(xí)了各位大佬的文章后,結(jié)合自己的理解和實(shí)踐,整理這一系列快速上手的GTX使用教程

為了快速上手,本文使用了“丐版”配置 = =||

一、GTX IP核配置界面

首先,在IP Catalog中輸入“gt”,進(jìn)入GTX的IP核配置界面。

①ibert :基礎(chǔ)知識(shí)部分曾介紹過(guò),是用于測(cè)試通道通信質(zhì)量的輔助IP。

②GT,是它是它就是它~ GTP/GTX/GTH 都是它~

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.1第一頁(yè)配置

①自定義名稱

②GT類型:A7只能選GTP;K7是GTX;V7既有GTX也有GTH

③共享邏輯選項(xiàng):一般選擇放在example design中,這樣設(shè)計(jì)更靈活。

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.2第二頁(yè)配置

①協(xié)議:支持sata,aurora,hdmi等等;“丐版”配置,我們默認(rèn)Start from scratch“白手起家”~

②發(fā)送端TX:Line Rate:根據(jù)需要選擇,但是必須在器件支持的范圍內(nèi);參考時(shí)鐘:根據(jù)硬件板子決定;

③接收端RX:同發(fā)送端,但是可以配置成不一樣,GTX是全雙工的,甚至可以關(guān)閉發(fā)送 □TX off 或者關(guān)閉接收□RX off;

④選擇CPLL還是QPLL,注意CPLL最高只支持6.xGbps,超過(guò)了就必須使用QPLL(軟件會(huì)默認(rèn)強(qiáng)制使用)

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.3第三頁(yè)配置

①TX端:

外部數(shù)據(jù)位寬:就是我們邏輯并行數(shù)據(jù)的位寬,對(duì)于核來(lái)講就是外部數(shù)據(jù),我們這里選32。

編碼方式:一般選擇8B/10B編碼

內(nèi)部數(shù)據(jù)位寬:核內(nèi)部的數(shù)據(jù)位寬,這個(gè)設(shè)置會(huì)影響TXUSRCLK和TXUSRCLK2的比率關(guān)系。我們這里選40。

②RX端: 一般與TX端保持一致,GTX是全雙工,支持不一樣的配置。

③系統(tǒng)時(shí)鐘(DRP時(shí)鐘):根據(jù)實(shí)際選擇

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

其他:“丐版”通通不配置,但是我們還是介紹一下選項(xiàng):

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.4第四頁(yè)配置

①: 一般選用K28.5,對(duì)應(yīng)過(guò)來(lái)就是0xBC。

②: 對(duì)齊方式,因?yàn)槲覀冞x擇的數(shù)據(jù)位寬是32bit,所有這里選擇4字節(jié)對(duì)齊。

其他的都不用選,畢竟“丐版”~

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.5第五頁(yè)配置

PCIe,我們用不上,不選擇,不使能。

1.6第六頁(yè)配置

通道綁定,我們也不使用。不選擇。

1.7第七頁(yè)總結(jié)

①:是我們剛剛配置選擇的信息:線速、參考時(shí)鐘、編碼方式,位寬等;

②:注意兩個(gè)時(shí)鐘TXUSRCLK 、 TXUSRCLK2,怎么來(lái)的呢?

TXUSRCLK = 78.125Mhz怎么計(jì)算來(lái)的呢?

TXUSRCLK 與 TXUSRCLK2有一定的比率關(guān)系,具體內(nèi)容請(qǐng)看系列文章(2)GTX時(shí)鐘篇

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

檢查沒(méi)有問(wèn)題,就點(diǎn)擊OK,生成GTX。

二、GTX 接口信號(hào)介紹

2.1 TX端口

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

TX端口屬性:

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

2.2 RX端口

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

RX端口屬性:

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

后記

是不是還是挺簡(jiǎn)單的,下一篇我們將用最簡(jiǎn)單的姿勢(shì)將GTX用起來(lái)~

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22042

    瀏覽量

    618238
  • 測(cè)試
    +關(guān)注

    關(guān)注

    8

    文章

    5695

    瀏覽量

    128817
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2185

    瀏覽量

    125290
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    上汽大眾ID.3 GTX套件款重磅上市

    近日,上汽大眾以“ONLY ID.”為主題,與100名ID.車主歡聚廣州,“共創(chuàng)”第屆ID.Festival。本屆ID.Festival迎來(lái)備受期待的ID.3 GTX套件款上市,并同步發(fā)布ID.3 GTX套件款官改概念車,領(lǐng)航
    的頭像 發(fā)表于 06-17 15:03 ?432次閱讀

    基于AD9613與Xilinx MPSoC平臺(tái)的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?241次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平臺(tái)</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
    發(fā)表于 05-30 15:29 ?0次下載

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術(shù),如DirectX 12、HDR等,能夠?yàn)橥婕規(guī)?lái)流暢的游戲體驗(yàn)和高品質(zhì)的圖像效果。 GTX在高速收發(fā)器領(lǐng)域的定義: 在FPGA(現(xiàn)場(chǎng)可編程門陣列)等高
    的頭像 發(fā)表于 05-08 10:37 ?584次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用萬(wàn)兆以太網(wǎng)通信,大致有三種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過(guò)HDL實(shí)現(xiàn)構(gòu)建MAC和IP層,這種方式難度會(huì)比較大,底層需要完成PHY層的設(shè)計(jì),最終我想通過(guò)這
    的頭像 發(fā)表于 04-18 15:16 ?849次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP

    xilinx FPGA IOB約束使用以及注意事項(xiàng)

    xilinx FPGA IOB約束使用以及注意事項(xiàng) 一、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA
    的頭像 發(fā)表于 01-16 11:02 ?896次閱讀
    <b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB約束使用以及注意事項(xiàng)

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】Key-test

    硬件: 一Xilinx XC7A100T FPGA開(kāi)發(fā)板 二12V電源適配器 三下載器 win10筆記本 軟件: 一Vivado (指導(dǎo)手冊(cè)有詳細(xì)的安裝下載流程) 二官方按鍵示例工程 按鍵示例
    發(fā)表于 01-09 16:08

    Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開(kāi)發(fā)指南

    Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開(kāi)發(fā)中的重要環(huán)節(jié),它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog測(cè)試平臺(tái)設(shè)計(jì)方法及Verilog FPGA
    的頭像 發(fā)表于 12-17 09:50 ?1135次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入式開(kāi)發(fā)實(shí)戰(zhàn)指南

    電子發(fā)燒友網(wǎng)站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開(kāi)發(fā)實(shí)戰(zhàn)指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-10 15:31 ?37次下載

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】測(cè)試一

    感謝米爾電子和電子發(fā)燒友提供的米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    發(fā)表于 12-08 08:48

    將ADC32RF42 EVM與xilinx ZC706開(kāi)發(fā)板直接相連,JESD204B時(shí)鐘無(wú)法建鏈成功,為什么?

    : Core_clk=100M---- 串接0歐電阻(LVDS):GTX_clk=100M---串接0.1uF電容(LVDS): SYSREF_FPGA=1.5625M-------- 串接0歐電阻(LVDS): SYSREF_ADC=1.5625M--------
    發(fā)表于 11-20 06:23

    采用Xilinx FPGA的AFE79xx SPI啟動(dòng)指南

    電子發(fā)燒友網(wǎng)站提供《采用Xilinx FPGA的AFE79xx SPI啟動(dòng)指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動(dòng)指南

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+04.SFP之Aurora測(cè)試(zmj)

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+04.SFP之Aurora測(cè)試(zmj) 在前一篇文章“【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+03
    發(fā)表于 11-14 21:29

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。
    的頭像 發(fā)表于 11-05 15:45 ?3146次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及特性

    如何申請(qǐng)xilinx IP核的license

    在使用FPGA的時(shí)候,有些IP核是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?1391次閱讀
    如何申請(qǐng)<b class='flag-5'>xilinx</b> IP核的license