chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence中Calculator的使用

模擬混合信號設(shè)計驗證 ? 來源:王小云 ? 作者:王小云 ? 2022-04-16 16:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

目錄

近期打算寫一些Cadence的使用總結(jié),一來是可以加深自己對Cadence的熟悉程度,二來也可以替廣大讀者節(jié)約摸索時間。如有出入和需補充的地方,歡迎大家在評論區(qū)或私聊中指出。本期,作者擬介紹Cadence中Calculator的使用。我會在開頭介Calculator的啟動與界面,接著分別介紹Calculator的各個模塊與使用方法。考慮到PDK版權(quán)問題,所有數(shù)值的結(jié)果均進行遮擋或者打碼處理,請見諒。

1. Calculator的啟動與界面

ADE L --> Tools --> Caculator

pYYBAGJag3OAUgZOAAMPLuNwbMw339.png
圖1. 從AEL啟動Caculator.

Calculator的界面由上至下分為以下幾個板塊,如圖2所示。圖2的界面可能與大家的界面不完全相同,這是因為我在View里面修改了設(shè)置。

  • 菜單

  • 數(shù)學(xué)公式

  • 原理圖選擇器

  • Buffer 與Stack

  • Function

25d7500e-bbd7-11ec-aa7f-dac502259ad0.jpg
圖2. Caculator界面

“數(shù)學(xué)公式”比較簡單,在此我就不做過多介紹了。下面,我會對其他版塊進行逐一的介紹。

2. Buffer與Stack

Buffer和Stack是最為常用的板塊之一,它們存儲了你“輸入數(shù)據(jù)”和“表達式”。下面以“晶體管T21的直流工作點ids”為例講解功能,如圖3所示。

poYBAGJag_mATveJAAGMY45qo4M394.png
圖3. Buffer與Stack界面

2.1 繪制曲線

點擊圖3所示“Plot”按鈕,即可繪制“ids”曲線。

2.2 生成Table

點擊圖3所示的“Table”按鈕,可生成如圖4所示的Table。第一列是參數(shù)掃描的變量“VGS”,第二列是晶體管T21的“ids”。

pYYBAGJahHOAM21dAAC_NIQvGR0769.png
圖4. Table

2.3 導(dǎo)出Table

在圖4界面,F(xiàn)ile --> export (可以選擇.csv)

之后可通過Matlab,Origin等軟件進行處理或者繪圖

2.4 生成多欄Table

保持圖4中的Table打開

回到圖3,在Buffer中輸入晶體管T21的跨導(dǎo)表達式。

OP("/T21","gm")

接著點擊圖3中的“Table”按鈕,即可生成如圖5所示的多欄Table。新增加的第三列就是晶體管“T21”的跨導(dǎo)。

備注:“Table”按鈕右側(cè)選擇“Append”才會添加新列,如果是“Replace”則是進行替換。

pYYBAGJahLCAGO25AAGBrkMBvtk551.png
圖5. 多欄Table

2.5 表達式送入AEL

點擊圖3所示的“AEL”按鈕,可將“Buffer”中的表達式送入AEL。

2.6 Buffer與Stack交互

點擊圖3中的“Enter”按鈕,可將“Buffer”中的表達式送入“Stack”。

點擊圖3中的“Insert”按鈕,可將“Stack”中的表達式送入“Buffer”。

2.7 Stack內(nèi)部操作

點擊圖3中“Stack操作”,我們可以對“Stack”內(nèi)部存儲的表達式進行“添加”,“刪除”,和“順序”調(diào)整。

3. 原理圖選擇器

262f16c2-bbd7-11ec-aa7f-dac502259ad0.png
圖6. 原理圖選擇器

我們可以通過如圖6所示的“原理圖選擇器”在原理圖中選擇我們感興趣的“元件”,“電壓”和“電流”并將表達式送入“Buffer”。

我們以晶體管直流工作點“op”為例。點擊op --> 自動跳轉(zhuǎn)原理圖 -->選擇T21晶體管 --> 自動彈出List --> 選擇gm --> 表達式進入“Buffer”,如圖7所示。

pYYBAGJahPmAbzSAAAFN9_-PIUI867.png
圖7. 直流工作點操作流程

4. 菜單

4.1 Tools

如圖8所示為“Tools”的功能。我已在第二節(jié)中進行了詳細(xì)介紹。

265c223e-bbd7-11ec-aa7f-dac502259ad0.png圖8. Tools

4.2 Views

可以選擇是否顯“數(shù)學(xué)公式”,“Stack”,“原理圖選擇器”等板塊。

5 Function

Function的功能十分強大,可以對幾乎所有的電路參數(shù)進行計算,可以顯著提升設(shè)計效率

5.1 常用函數(shù)

bandwidth(帶寬):放大器設(shè)計常用

groupdelay(群時延):系統(tǒng)設(shè)計常用

NF(噪聲系數(shù)):低噪放設(shè)計常用

Phasenoise(相位噪聲):振蕩器設(shè)計常用

還有擺率,功率譜密度,jitter等等常用函數(shù)都可以找到,使用非常簡單。下面我以其中比較復(fù)雜的“上升延遲”舉例。

5.2 舉例“上升延遲”

(1)如圖9所示,在“Function”中搜索“delay”并選中

(2)在Signal1和2中分別填入我們所關(guān)注的信號

(3)VDD=1.2V,因此我們這里的臨界電壓設(shè)置為 0.6 0.6

(4)我們關(guān)注的是輸入上升沿到輸出上升沿的延遲,所以選擇“rising”,“rising”。

(5)點擊“Apply”,在Buffer中出現(xiàn)如圖表達式,并用Table導(dǎo)出為722.2 ps。

poYBAGJahT2AXIjnAAEsPGREgkQ665.png2686a6bc-bbd7-11ec-aa7f-dac502259ad0.png
圖9. Rise delay of the circuit

為了論證該結(jié)果的正確性,作者用Marker手動獲得了上升延遲。將圖10的結(jié)果與公式對比,容易證明是一致的。

pYYBAGJahXyAdnQAAAFBizyTorQ263.png
圖10:手動尋找的上升延遲

原文標(biāo)題:仿真軟件:Cadence中的Calculator使用總結(jié)

文章出處:【微信公眾號:模擬混合信號設(shè)計驗證】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Cadence
    +關(guān)注

    關(guān)注

    68

    文章

    1013

    瀏覽量

    146998
  • Calculator
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    7008

原文標(biāo)題:仿真軟件:Cadence中的Calculator使用總結(jié)

文章出處:【微信號:yaliDV,微信公眾號:模擬混合信號設(shè)計驗證】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Cadence Conformal AI Studio三大核心引擎重塑IC驗證

    Cadence 以 Conformal AI Studio 結(jié)合強化學(xué)習(xí)與分布式架構(gòu),全面升級 LEC、低功耗驗證和 ECO,在 AI 設(shè)計時代開創(chuàng)新范式。
    的頭像 發(fā)表于 01-05 10:12 ?516次閱讀

    Cadence Conformal AI Studio榮獲2025亞洲金選獎年度最佳EDA獎

    Cadence Conformal AI Studio 在 2025 年亞洲 EE 大獎榮獲“年度最佳 EDA”稱號!
    的頭像 發(fā)表于 12-26 09:55 ?692次閱讀

    利用Cadence Fidelity CFD軟件解決渦輪機械的二次流效應(yīng)

    提升渦輪性能對實現(xiàn)渦輪機械更高的效率和可靠性是至關(guān)重要的。二次流是顯著影響渦輪性能的關(guān)鍵因素,在軸流式渦輪,它可造成高達 50% 的總氣動損失。對于旨在優(yōu)化渦輪設(shè)計和功能的工程師而言,通過先進
    的頭像 發(fā)表于 12-11 10:22 ?707次閱讀
    利用<b class='flag-5'>Cadence</b> Fidelity CFD軟件解決渦輪機械<b class='flag-5'>中</b>的二次流效應(yīng)

    Cadence榮膺2025全球電子成就獎之年度EDA/IP/軟件產(chǎn)品獎

    在全球電子設(shè)計加速演進的浪潮,Cadence 楷登電子再度以卓越的創(chuàng)新實力贏得行業(yè)矚目。
    的頭像 發(fā)表于 11-30 14:10 ?743次閱讀

    今日看點:Cadence宣布收購ChipStack;德州儀器啟用馬六甲第二組裝測試工廠

    Cadence宣布收購 ChipStack 業(yè)內(nèi)消息指出,半導(dǎo)體軟件巨頭 Cadence Design Systems 同意收購ChipStack,這是一家位于西雅圖的初創(chuàng)公司,致力于開發(fā)
    發(fā)表于 11-11 10:25 ?453次閱讀

    2025 Cadence 中國技術(shù)巡回研討會即將開啟 ——系統(tǒng)設(shè)計與分析專場研討會(上海站)

    電子設(shè)計自動化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,誠邀您參加“ 2025 Cadence 中國技術(shù)巡回研討會”,會議將集聚 Cadence 的開發(fā)者與 Cadence 資深技術(shù)專家,探索
    的頭像 發(fā)表于 10-20 16:09 ?789次閱讀
    2025 <b class='flag-5'>Cadence</b> 中國技術(shù)巡回研討會即將開啟 ——系統(tǒng)設(shè)計與分析專場研討會(上海站)

    Cadence攜手NVIDIA革新功耗分析技術(shù)

    Cadence 全新 Palladium Dynamic Power Analysis 應(yīng)用程序助力 AI/ML 芯片和系統(tǒng)設(shè)計工程師打造高能效設(shè)計,縮短產(chǎn)品上市時間。
    的頭像 發(fā)表于 08-20 17:53 ?1350次閱讀

    Cadence推出Cerebrus AI Studio

    為了滿足高復(fù)雜度半導(dǎo)體芯片設(shè)計面臨的時間節(jié)點緊迫、設(shè)計目標(biāo)極具挑戰(zhàn)性以及設(shè)計專家短缺等諸多挑戰(zhàn),Cadence 推出 Cadence Cerebrus AI Studio。這是業(yè)界首個支持代理式 AI 的多模塊、多用戶設(shè)計平臺
    的頭像 發(fā)表于 07-07 16:12 ?1383次閱讀

    Cadence Conformal AI Studio助力前端驗證設(shè)計

    Cadence 推出最新的前端驗證設(shè)計方案 Conformal AI Studio,專為解決日益復(fù)雜的前端設(shè)計挑戰(zhàn)而打造,旨在提升設(shè)計人員的工作效率,進而優(yōu)化全流程功耗、效能和面積(PPA)等設(shè)計目標(biāo)。
    的頭像 發(fā)表于 06-04 11:16 ?1853次閱讀

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設(shè)計、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統(tǒng)需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發(fā)表于 05-22 16:50 ?10次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    Cadence SPB(Silicon Package Board)是一套電子設(shè)計自動化(EDA)軟件套件,主要用于集成電路、封裝和PCB的設(shè)計、仿真和驗證。它提供了一整套從設(shè)計到生產(chǎn)的工具,支持
    發(fā)表于 05-22 16:45 ?45次下載

    【提問】 cadence報錯問題

    老師們,想請問一下Cadence這個報錯是為什么啊,它說out/outb被強制接地了,可是我一直把out/outb作為輸出端口,沒有連接過任何元件,最后封裝出來的,我測過里面的小模塊,是可以進行仿真的,可是一到外層的大模塊它就報這個錯,不管我怎么改變激勵源還是報同樣的錯誤
    發(fā)表于 04-14 22:31

    Cadence榮獲2025國IC設(shè)計成就獎之年度卓越表現(xiàn)EDA公司

    近日,由全球電子技術(shù)領(lǐng)域知名媒體集團 ASPENCORE 主辦的“2025 中國 IC 領(lǐng)袖峰會暨中國 IC 設(shè)計成就獎頒獎典禮”在上海舉行。Cadence 楷登電子再次榮獲中國 IC 設(shè)計成就獎之
    的頭像 發(fā)表于 03-31 13:59 ?1123次閱讀

    使用Diff-Amp Calculator軟件計算時得出的反饋電阻RF,再根據(jù)RF計算增益和軟件計算的增益相差較大,怎么解決?

    使用Diff-Amp Calculator 軟件計算時得出的反饋電阻RF,再根據(jù)RF計算增益和軟件計算的增益相差較大。求各位工程師解答。
    發(fā)表于 03-24 06:56

    Cadence推出Conformal AI Studio

    隨著 SoC 設(shè)計日益復(fù)雜,形式等效性檢查面臨更大挑戰(zhàn)。為此,Cadence 推出了 Conformal AI Studio —— 一套全新的邏輯等效性檢查(LEC)、自動化 ECO(Conformal ECO)和低功耗靜態(tài)簽核解決方案。
    的頭像 發(fā)表于 03-21 13:50 ?1406次閱讀