讓PCIe總線保證足夠的帶寬、供電也成為了不斷追求的目標(biāo)，對更高速度的需求推動了標(biāo)準(zhǔn)機構(gòu)定義下一代PCI Express，PCIe 5.0速度從PCIe 4.0 的16GT/s翻倍至32GT/s；到了剛發(fā)布的PCIe 6.0，實現(xiàn)了帶寬速率全面翻倍，而且PCIe6.0對底層信令進(jìn)行了改進(jìn)。

是德科技剛剛發(fā)布了針對PCIe5.0/6.0的完整測試方案，至此能夠提供全方位的物理層測試解決方案，成為目前僅有的完整提供從建模、仿真、互連參數(shù)表征、Tx、PLL 和 Rx 測試解決方案的公司。通過是德科技租賃合作伙伴益萊儲/Electro Rent的聯(lián)合支持，客戶可以以測試儀器購買價格的一小部分、找到最新的產(chǎn)品，并以最快的速度獲得。在最近跟需要PCIe5.0測試方案的客戶的互動中，我們深切感受到來自客戶的急迫需求和對我們服務(wù)的欣慰，同心協(xié)力幫助客戶贏得未來市場先機。

向下一代PCIe標(biāo)準(zhǔn)的演進(jìn)

PCI Express 5.0代表了使用非歸零(NRZ)信令的最新PCI標(biāo)準(zhǔn)，速度從PCIe 4.0 的16GT/s翻倍至32GT/s，PCIe 5.0標(biāo)準(zhǔn)在2019年完成。為了應(yīng)對日益增長的高性能計算、人工智能加速器、高性能存儲等快速發(fā)展的需求，PCI-SIG著手開發(fā)制定下一代PCIe 6.0規(guī)范，PCIe 6.0 v1.0版本規(guī)范上已于2022年1月正式發(fā)布。

PCIe 6.0擁有了超低延遲、超高帶寬、超快速率，而且PCIe6.0對底層信令進(jìn)行了改進(jìn)，也是PCIe歷史上改進(jìn)最大的一次。通過PCIe鏈路速度提升一倍，PCIe 6.0在實際上獲得了帶寬速率全面翻倍的效果，x1通道從4GB/s提升到了8GB/s，x16通道則一直擴展到了單向128GB/s，雙向達(dá)到256GB/s。這相當(dāng)于設(shè)備可以使用更少的通道數(shù)量，達(dá)到更高的速率，從而獲得實現(xiàn)降低硬件成本效果。

雖然PCIe6.0相關(guān)標(biāo)準(zhǔn)已經(jīng)發(fā)布，但不可否認(rèn)從消費者市場來看，PCIe5.0市場還處于早期階段。大部分消費者還停留在PCIe4.0，主要是因為目前支持PCIe5.0的產(chǎn)品價格都十分高昂，對消費者而言，PCIe4.0并不會影響工作和游戲體驗，因此PCIe5.0的普及率還比較低。不過PCIe5.0相關(guān)產(chǎn)品的測試驗證正在火熱進(jìn)行中。

新一代PCIe5.0測試的挑戰(zhàn)

PCIe5.0測試挑戰(zhàn)隨著速度翻倍而增加，最大挑戰(zhàn)來自于通道長度，信號速度越快，在PC板上傳輸?shù)男盘栞d頻越高。有兩類物理損傷會限制工程師傳輸PCIe信號的預(yù)期距離：一個是通道的衰減，一個是由于管腳、連接器、通孔和其他結(jié)構(gòu)中發(fā)現(xiàn)的阻抗不連續(xù)而在通道內(nèi)發(fā)生的反射。

PCIe 5.0規(guī)范使用的信道在16 GHz時衰減為-36分貝，16 GHz的頻率代表32 GT/s數(shù)字信號的奈奎斯特頻率。例如，當(dāng)PCIe 5.0信號開始時，它可能具有800 mV的典型峰間電壓。然而，在通過建議的-36分貝通道后，就找不到任何與睜開眼睛的相似之處。只有通過應(yīng)用基于發(fā)射機的均衡(去加重)和接收機均衡(CTLE和DFE的組合)，PCIe 5.0信號才能通過系統(tǒng)通道并被接收機準(zhǔn)確地解釋。

對于PCIe 5.0信號，眼睛高度的最低預(yù)期為10 mV(均衡后)。即使有一個近乎完美的低抖動發(fā)射器，信道的顯著衰減也會降低信號振幅，以至于由反射和串?dāng)_引起的任何其他類型的信號損傷都會關(guān)閉可恢復(fù)眼。

為了幫助確保支持PCIe5.0的產(chǎn)品取得成功，是德科技積極提供測試解決方案。在物理層系統(tǒng)仿真、物理層互連以及發(fā)射端（Tx）和接收端（Rx）測試基礎(chǔ)上，又最新增加了PCIE5.0協(xié)議分析測試方案，至此能夠提供從設(shè)計仿真到物理層再到協(xié)議層的測試和驗證。

UXR+M8040 PCIe5.0測試升級平臺

是德科技UXR0334A+M8040A實現(xiàn)了PCIe5.0高速接口測試平臺升級，這也是益萊儲客戶最近的熱門需求。

信號進(jìn)入示波器后，經(jīng)過模擬前端包括衰減器、放大器、采樣器，再進(jìn)入到 ADC，示波器中所使用的半導(dǎo)體工藝、封裝設(shè)計、互連設(shè)計，ADC 的垂直有效位數(shù)等的差異，會導(dǎo)致信噪比會存在差距。所以，降低儀器底噪、提升 ADC 的位數(shù)會為提升測量精度帶來非常大的幫助，在足夠采樣率的條件下，這些性能超過了采用更高采樣率對測量結(jié)果的影響。

圖1 示波器前端信號采集鏈路

基于 InP HB2C 工藝 MMIC 前端、多芯片三維封裝互連和 10bit ADCUXR系列示波器在 PCIe 5.0 的基于 1e-12 條件下的眼高、眼寬、TJ 等結(jié)果有明顯更高的裕量。以33GHz帶寬的UXR0334A示波器為例，在相同垂直滿量程的條件下，UXR的底噪指標(biāo)是同行33GHz帶寬示波器的一半水平。

另外從測量方法上來說，垂直刻度的設(shè)定會影響到測量的信噪比，測量時有一點比較重要的是，要優(yōu)化垂直刻度，讓信號盡量充滿垂直滿量程，這樣會達(dá)到最佳的測量信噪比。從下表中可以看到，在相同的測試條件下：使用 M8040A誤碼儀，加入一定的壓力，經(jīng)過 PCIe 5.0 Base夾具構(gòu)建的36dB的損耗，設(shè)置相同的 Preset P9，使用相同的接收 CTLE DC Gain 10dB，示波器都優(yōu)化調(diào)整了垂直刻度。

M8040A 高性能 BERT是一款高度綜合的比特誤碼率測試儀（BERT），M8040A 專為研發(fā)和測試工程師設(shè)計，幫助他們表征芯片、器件、收發(fā)信機模塊和子組件、電路板以及系統(tǒng)。不僅能夠測試 PCIe 5.0，還能為新興的 PCIe 6.0技術(shù)探索發(fā)展路線，適用于物理層表征和合規(guī)性測試，它支持 PAM4 和 NRZ 信號，以及高達(dá) 64 GBaud 的數(shù)據(jù)速率，覆蓋 400 GbE 標(biāo)準(zhǔn)的所有特性。

作為是德科技租賃合作伙伴，面對諸多不確定性和復(fù)雜多變的產(chǎn)業(yè)形勢，益萊儲/Electro Rent在租賃服務(wù)及測試資產(chǎn)管理方面為客戶提供更大價值、更高靈活性，并讓努力不斷落地，更好地服務(wù)客戶。了解益萊儲PCIe5.0及高速數(shù)字接口測試解決方案更多庫存與報價信息，https://www.electrorent.com/cn/solutions/digital-computing。