前言

硅通孔(Through Silicon Via，TSV)技術(shù)是一項(xiàng)高密度封裝技術(shù)，它正在逐漸取代目前工藝比較成熟的引線(xiàn)鍵合技術(shù)，被認(rèn)為是第四代封裝技術(shù)。在2.5D/3D IC中TSV被大規(guī)模應(yīng)用于芯片和封裝基板的互連，以及芯片和芯片的互連。TSV技術(shù)通過(guò)銅、鎢、多晶硅等填充，實(shí)現(xiàn)垂直電氣互連。硅通孔技術(shù)可以通過(guò)垂直互連減小互聯(lián)長(zhǎng)度，降低信號(hào)延遲，降低寄生電容/電感，實(shí)現(xiàn)芯片間的低功耗、高速、寬帶通信和實(shí)現(xiàn)器件集成的小型化。

在結(jié)構(gòu)上，TSV的仿真模型一般可以簡(jiǎn)化為導(dǎo)電柱、種子層和隔離氧化層。TSV互連填充主要依靠電鍍銅的方式進(jìn)行。一般來(lái)說(shuō)，在電鍍前，孔內(nèi)和表面需要導(dǎo)電的種子層覆蓋，一般會(huì)以鈦和銅為種子層，超高深徑比或特殊結(jié)構(gòu)可能需要采用金種子層。種子層是電鍍的基本保障，在確保電鍍順利的同時(shí)提供導(dǎo)電特性。

本文介紹了采用芯和半導(dǎo)體ViaExpert軟件進(jìn)行TSV陣列的建模和仿真分析流程。TSV結(jié)構(gòu)復(fù)雜，存在建模繁瑣、分析不便等問(wèn)題。對(duì)經(jīng)常從事TSV仿真的工程師來(lái)說(shuō)，如何利用工具模板快速對(duì)TSV陣列進(jìn)行建模并仿真顯得特別重要。

TSV陣列建模流程

1. 調(diào)用TSV模板

首先我們打開(kāi)ViaExpert工具，選擇菜單欄ModelingTemplateTSV圖標(biāo);

圖1：TSV模板選擇

點(diǎn)擊TSV圖標(biāo)后，可進(jìn)入TSV建模向?qū)Ы缑?

圖2：TSV向?qū)Т翱?/p>

2. Padstack 設(shè)置

接下來(lái)點(diǎn)擊TSV Wizard中的Padstack/ Edit或者在Home 菜單下進(jìn)入“Padstack”，根據(jù)TSV的信息設(shè)置Padstack的尺寸;

圖3：Home菜單

在Pad Designer中Regular Pad為T(mén)SV的直徑，Hole的尺寸可以根據(jù)TSV的結(jié)構(gòu)進(jìn)行設(shè)置，如果是100%的導(dǎo)電柱結(jié)構(gòu)，則設(shè)置為和Regular Pad一樣的Drill 尺寸。詳細(xì)的俯視圖和側(cè)視圖可以在窗口的右邊進(jìn)行Preview。

圖4：Pad Designer

3. Stackup和Materials 設(shè)置

點(diǎn)擊TSV Wizard中的Stackup/ Edit進(jìn)入Stackup編輯界面，在該界面下用戶(hù)可以根據(jù)硅材料的厚度來(lái)進(jìn)行TSV高度的設(shè)置，通常在Si interposer中TSV厚度為50至100um不等。需要注意的是，在Materials編輯窗口中用戶(hù)必須指定Si和SiO2的材料屬性，尤其是Si作為半導(dǎo)體既需要定義Conductivity也需要定義Dk和Df值，這樣確保仿真結(jié)果能夠模擬真實(shí)材料特性對(duì)TSV所造成的影響。

圖5：Stackup編輯窗口

4. TSV Array 設(shè)置

在TSV Wizard中的Array編輯區(qū)域，用戶(hù)可以指定TSV陣列的數(shù)量和間距，在此案例中我們按照下列參數(shù)進(jìn)行設(shè)置：

圖6：TSV Array編輯

5. Limit Layer 設(shè)置

在TSV Wizard中的Limit Layer編輯區(qū)域;用戶(hù)可以指定TSV種子層的金屬厚度和電導(dǎo)率參數(shù)，因?yàn)槠鋵?duì)結(jié)果影響微乎其微，一般在簡(jiǎn)化模型中也可不考慮此結(jié)構(gòu)的影響。

圖7：Limit Layer編輯

6. Insulation Layer 設(shè)置

在TSV Wizard中的Insulation編輯區(qū)域，用戶(hù)可以指定TSV隔離氧化層的厚度和氧化物的Dk、Df值。在TSV的特性中，隔離氧化層對(duì)電性能影響較大，尤其在氧化層厚度較小時(shí)，導(dǎo)電柱和Silicon之間形成較大寄生電容，讓信號(hào)的損耗隨著頻率上升急劇增加。

圖8：Insulation Layer編輯

7. TSV Type 設(shè)置

在設(shè)置好以上參數(shù)以及模型的Boundary尺寸以后，點(diǎn)擊Next，進(jìn)入TSV種類(lèi)的選擇，用戶(hù)可以根據(jù)設(shè)計(jì)需要將TSV陣列中TSV修改為Signal或者Ground類(lèi)型。

圖9：TSV類(lèi)型編輯

點(diǎn)擊Finish，即可完成TSV陣列的建模，仿真模型的Port會(huì)自動(dòng)進(jìn)行添加。

圖10：TSV陣列3D視圖

8. 求解器設(shè)置和啟動(dòng)

在Project Manager中右鍵Analysis進(jìn)入Solver Option界面，用戶(hù)可以根據(jù)要求選擇S參數(shù)掃頻范圍、收斂條件以及Core Number等設(shè)置。

圖11：求解器設(shè)置界面

在Project Manager中右鍵Analysis，選擇Run Solver，求解器將開(kāi)始對(duì)整個(gè)TSV陣列的結(jié)構(gòu)進(jìn)行S參數(shù)求解。在Progress的狀態(tài)欄里可以查看仿真的進(jìn)度。

圖12：仿真進(jìn)度窗口

9. 仿真結(jié)果查看

仿真完成以后，在Project Manager中Results下方會(huì)生成相應(yīng)S參數(shù)結(jié)果，右鍵選擇View Result可在SnpExpert中對(duì)仿真結(jié)果進(jìn)行查看和分析。

圖13：S參數(shù)分析窗口

總結(jié)本文介紹了采用芯和半導(dǎo)體ViaExpert軟件進(jìn)行TSV陣列建模與仿真分析的完整流程，步驟包括：Padstack編輯、Stackup和Materials編輯、陣列編輯、隔離層設(shè)置、TSV類(lèi)型選擇等。通過(guò)預(yù)制模板的方式建立TSV陣列，用戶(hù)可以有效地提高TSV建模和仿真效率，加快芯片的設(shè)計(jì)和迭代。

原文標(biāo)題：【應(yīng)用案例】如何進(jìn)行“TSV陣列的建模和仿真”?

文章出處：【微信公眾號(hào)：Xpeedic】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。