PCI Express （PCIe） 規(guī)范在 3.0 代保持了近七年（從 2010 年到 2017 年），通道以每秒 8 千兆傳輸 （GT/s） 的速度運(yùn)行。

在此期間，計(jì)算和網(wǎng)絡(luò)帶寬需求繼續(xù)快速增長(zhǎng)。在這個(gè)時(shí)間跨度即將結(jié)束時(shí)，PCIe 越來(lái)越成為更高系統(tǒng)性能的瓶頸。

隨著數(shù)據(jù)處理需求和帶寬需求的持續(xù)加速，業(yè)界采取了更加積極的方法來(lái)提升 PCIe 的性能，以確保其與其他技術(shù)保持同步。PCI-SIG 承諾以兩年的時(shí)間來(lái)升級(jí)標(biāo)準(zhǔn)。2017 年推出的 PCIe 4.0 于 2019 年底隨著 AMD EPYCTM 7002（羅馬）處理器的推出而在主流服務(wù)器中首次亮相。PCIe 4.0 將通道速度提高一倍，達(dá)到 16 GT/s。

然而，由 AI/ML、高性能計(jì)算 （HPC） 和其他數(shù)據(jù)中心工作負(fù)載驅(qū)動(dòng)的對(duì)更大帶寬的需求是無(wú)法滿足的。云中的網(wǎng)絡(luò)正在從 100 Gb 以太網(wǎng) （GbE） 遷移到 400 GbE。因此，雖然 PCIe 4.0 只是最近才上市，但它已經(jīng)不足以支持這些更快的網(wǎng)絡(luò)速度。因此，在 2022 年初，我們將看到新服務(wù)器架構(gòu)向下一代 PCIe 標(biāo)準(zhǔn)的過(guò)渡。

進(jìn)入 PCIe 5.0。PCIe 5.0 標(biāo)準(zhǔn)進(jìn)一步提高了性能，以增加帶寬并最大限度地減少數(shù)據(jù)中心和邊緣的通信延遲。它將數(shù)據(jù)速率擴(kuò)展至高達(dá) 32 GT/s，車道速度比上一代產(chǎn)品翻了一番。這使得具有高性能工作負(fù)載的應(yīng)用程序得到進(jìn)一步發(fā)展，例如基因組學(xué)、AI/ML 訓(xùn)練、視頻轉(zhuǎn)碼和流媒體游戲，所有這些都越來(lái)越復(fù)雜，并且需要越來(lái)越多的并行處理。

由于所需的高帶寬，企業(yè)和云數(shù)據(jù)中心有望成為 PCIe 5.0 的早期采用者。然而，鑒于越來(lái)越多的低延遲和時(shí)間敏感型應(yīng)用程序，PCIe 5.0 在邊緣的采用將很快跟進(jìn)。典型的超大規(guī)模數(shù)據(jù)中心可以幫助說(shuō)明接口的部署位置。

超大規(guī)模數(shù)據(jù)中心包含三個(gè)主要元素：網(wǎng)絡(luò)、計(jì)算和存儲(chǔ)。這是一種非常典型的云架構(gòu)，也稱為數(shù)據(jù)中心的葉脊架構(gòu)。該架構(gòu)的基礎(chǔ)節(jié)點(diǎn)是服務(wù)器機(jī)架，這些機(jī)架組合成集群。基本計(jì)算和處理基本上發(fā)生在這些服務(wù)器中。隨著工作負(fù)載變得越來(lái)越復(fù)雜，并行性增加，從而推動(dòng)了東/西流量（數(shù)據(jù)中心內(nèi)流量）的增加。

此外，應(yīng)用程序現(xiàn)在跨越一個(gè)機(jī)架或多個(gè)機(jī)架內(nèi)的多個(gè)服務(wù)器。架頂式 （ToR） 交換機(jī)負(fù)責(zé)機(jī)架內(nèi)服務(wù)器之間的數(shù)據(jù)流量交換。連接這些的是葉交換機(jī)，可在集群內(nèi)的機(jī)架之間實(shí)現(xiàn)數(shù)據(jù)流量。

上一層，有一個(gè)主干交換機(jī)，使流量能夠在數(shù)據(jù)中心內(nèi)的集群之間流動(dòng)。ToR 交換機(jī)的前面板上是以太網(wǎng) QSFP 節(jié)點(diǎn)，將其連接到機(jī)架內(nèi)的服務(wù)器。服務(wù)器在 ToR 交換機(jī)的以太網(wǎng)連接的另一端有一個(gè)網(wǎng)絡(luò)接口卡 （NIC）。

400 GbE 是雙向鏈路，可在兩個(gè)方向上提供每秒 400 千兆位 （Gb/s） 的帶寬。這意味著 800 Gb/s 或 100 GB/秒 （GB/s） 的總帶寬。PCIe 5.0 也是雙向的，通常實(shí)例化為 x16 接口。這意味著 32 GT/s，雙工乘以 2，通道乘以 16，除以每字節(jié) 8 位，（32 x 2 x 16）/8 或 124 GB/s。這是足夠的帶寬來(lái)支持全速運(yùn)行的 400 GbE NIC，而 PCIe 4.0 實(shí)施的 16 GT/s 數(shù)據(jù)速率則不能。

PCIe 5.0 也在推動(dòng)對(duì) CPU 和 SSD 控制器之間的 NVMe 驅(qū)動(dòng)器的快速視頻存儲(chǔ)訪問(wèn)所需的性能。從存儲(chǔ)的角度來(lái)看，視頻的分辨率越來(lái)越高，這意味著控制器和 CPU 之間的接口必須越來(lái)越快，而 U.2 外形需要 x4 接口。以 PCIe 5.0 的速度運(yùn)行，這相當(dāng)于 32 GB/s 的總帶寬。

這種對(duì)帶寬的貪婪需求永無(wú)止境。更多的帶寬可以促進(jìn)工作負(fù)載的進(jìn)步，使新的應(yīng)用程序成為可能，而這些應(yīng)用程序在永無(wú)止境的良性循環(huán)中再次需要更多的帶寬。PCIe 5.0 代表了系統(tǒng)接口標(biāo)準(zhǔn)的最新一代，它在連接計(jì)算設(shè)備內(nèi)部的芯片方面變得無(wú)處不在，就像以太網(wǎng)用于設(shè)備之間的連接一樣。隨著 PCI Express 標(biāo)準(zhǔn)的升級(jí)周期為兩年，PCIe 5.0 將成為邁向更高水平計(jì)算性能之旅的重要組成部分。

審核編輯：郭婷