在5G新無線電技術(shù)標準中，SUB-6GHz頻率和毫米波頻率都可以用來提高吞吐量。除了降低延遲和提高可靠性，3GPP 5G NR的發(fā)展對高數(shù)據(jù)吞吐量的需求也無疑是其中非常關(guān)鍵的一環(huán)。DPD在蜂窩通信系統(tǒng)中也是隨處可見，使功率放大器（PA）能夠有效地為天線提供最大功率。隨著5G使基站中的天線數(shù)量增加，頻譜變得更加擁擠，DPD開始成為一項關(guān)鍵技術(shù)，支持開發(fā)經(jīng)濟高效且符合規(guī)格要求的蜂窩系統(tǒng)。

作為一種很成熟的技術(shù)，DPD數(shù)字預(yù)失真通常被用于SUB-6GHz通信中，用來提高功率效率，在毫米波中則應(yīng)用得不那么廣泛。原因在于雖然毫米波頻率的使用給數(shù)據(jù)吞吐量的提升帶來了許多便利，但是其中的挑戰(zhàn)也不那么容易解決。

毫米波應(yīng)用DPD的挑戰(zhàn)在哪？

預(yù)失真是PA線性化的“利器”，預(yù)失真線性化技術(shù)不僅不存在穩(wěn)定性問題，還有更寬的信號頻帶，能夠處理含多載波的信號。當然DPD本身會受制于時間、以及偏壓的變化而變化，通過DPD使PA高度線性化，這也是應(yīng)用在毫米波上的問題所在。在5G NR中，蜂窩移動被分配了24.25GHz到52.6GHz的毫米波頻率，可用頻譜范圍的擴大帶來了單個通道里更高的頻率，也就是更高的吞吐量。但鏈路預(yù)算也更為吃緊了，因為高線性度的毫米波PA RF功率很低，而且效率不算高，路徑損耗和單個PA的更低功率讓鏈路預(yù)算極為吃緊。

如何解決吃緊的鏈路預(yù)算——有源相控陣天線

要解決吃緊的鏈路預(yù)算，必須將功率更準確地用在該用的位置上。有源相控陣天線可以解決此類挑戰(zhàn)。毫米波有源相控陣天線與傳統(tǒng)的天線相比，波束速度快、方向可控，擁有波束成型和波束轉(zhuǎn)向能力；毫米波有源相控陣天線不含活動部件，會更可靠些，即便陣列中少數(shù)天線單元失效，總體性能也不會受到太大影響，可以說集成毫米波有源相控天線的終端是未來毫米波通信的重要發(fā)展方向之一。

有源相控陣天線中有許多天線元件，每個元件由低功率放大器驅(qū)動來實現(xiàn)，這些元件能增加陣列的總輻射功率。這種解決辦法可能唯一的缺點在于，相控陣成本高，但隨著MMIC技術(shù)的發(fā)展，成本也在一步步降低。

目前國外有源相控天線的發(fā)展比國內(nèi)成熟，不管是在核心芯片還是工藝上。ADI是采用了SOI CMOS工藝大大提高了有源波束成型器件的功效并降低了成本。憑借RF集成電路的高度集成，將輸入饋入單獨的放大器中，放大器后的每個路徑通過1:8功率分路器分成八個獨立的通道。總輻射功率以及陣列增益的提升，鏈路預(yù)算得以緩解壓力，以ADMV4828波束成型器為例，每一類AB PA可提供21 dBm峰值功率，比較其輸出功率，PA為峰值功率留出9 dB的裕量，可以滿足更多其他方面的需求。

解決鏈路預(yù)算挑戰(zhàn)后，在SUB-6GHz和毫米波中使用DPD，根據(jù)ADI的測試數(shù)據(jù)，在毫米波陣列中DPD帶來的節(jié)能功效并不明顯，但是元件數(shù)量會大大減少。這意味著在更高的功率輸出之外，大大降低陣列硬件成本并帶來更多的空間余量。

毫米波有源相控陣技術(shù)趨勢

縱觀市面上的毫米波有源相控陣器件，集成化不斷提高是最明顯的趨勢。其集成化主要集中在芯片和模塊化上。通過使用先進封裝技術(shù)和微系統(tǒng)集成工業(yè)，相控陣天線乃至后端射頻、數(shù)字處理部分都以一個完整的SIP和SoC出現(xiàn)。

瑞薩電子的相控陣有源波束成形IC系列里，每個波束形成IC都包含了多個獨立控制的有源通道，滿足電子掃描陣列天線（ESA）的元素級波形塑造要求，采用緊湊型IC提供平面BGA或QFN封裝，用以實現(xiàn)極小化相位陣列天線。值得一提的是瑞薩的動態(tài)陣列電源DAP、陣列傳感器ArraySense和高速波控RapidBeam等專有技術(shù)可滿足5G系統(tǒng)所需的所有波束形成功能，同時在任何硅技術(shù)中以高效率實現(xiàn)最高的線性射頻輸出功率。

向更高的頻段拓展也是大勢所趨，不管是通信領(lǐng)域的Ka波段、Q波段還是雷達領(lǐng)域的X波段、W波段乃至100GHz以上的頻段，廣闊的應(yīng)用市場肯定會推動著技術(shù)向更高頻段發(fā)展。畢竟自動駕駛和智能感知領(lǐng)域?qū)@類設(shè)備的需求還是相當火熱的。