HSI 是一項(xiàng)關(guān)鍵功能，現(xiàn)在已受到 Accellera PSWG 的充分關(guān)注，但它的缺席導(dǎo)致公司需要在沒(méi)有某種形式的這種功能的情況下采用 Portable Stimulus 工具的額外工作。

本博客系列堅(jiān)持 Accellera Portable Stimulus 1.0 標(biāo)準(zhǔn) (PSS) 中的內(nèi)容，但在此特定博客中，我們會(huì)有所偏離。我們將討論未納入標(biāo)準(zhǔn)第一個(gè)版本的功能，即硬件軟件接口 (HSI)。這是一項(xiàng)關(guān)鍵功能，現(xiàn)在已受到 Accellera 便攜式刺激工作組 (PSWG) 的充分關(guān)注。它的缺席導(dǎo)致那些想要采用便攜式刺激工具但沒(méi)有某種形式的這種功能的公司需要額外的工作。

通過(guò)考慮測(cè)試可移植性，這個(gè)問(wèn)題最容易理解。我們的意思是，從單一的測(cè)試意圖描述出發(fā)，無(wú)需修改即可在各種執(zhí)行引擎上執(zhí)行該測(cè)試的能力。這些執(zhí)行引擎包括在事務(wù)級(jí)別或寄存器傳輸級(jí)別 (RTL) 上運(yùn)行的模擬器、仿真器、原型設(shè)計(jì)解決方案、虛擬平臺(tái)和真實(shí)芯片。現(xiàn)在，考慮一個(gè)需要將數(shù)據(jù)放入某個(gè)寄存器或內(nèi)存位置或檢索該寄存器或內(nèi)存的內(nèi)容以確保測(cè)試正確運(yùn)行的測(cè)試。

在模擬器上執(zhí)行時(shí)，很容易使用后門(mén)訪問(wèn)機(jī)制，而且不會(huì)干擾被測(cè)設(shè)計(jì) (DUT) 的任何方面。使用過(guò)通用驗(yàn)證方法 (UVM) 的人會(huì)熟悉寄存器抽象層 (RAL) 和后門(mén)內(nèi)存訪問(wèn)的概念。當(dāng)您從晶圓廠取回第一個(gè)芯片或嘗試遷移測(cè)試以在模擬器上驅(qū)動(dòng)完整的 SoC 時(shí)，快進(jìn)到想要重新運(yùn)行這些測(cè)試。使用 UVM，這通常涉及對(duì)測(cè)試工具的完全重寫(xiě)。

這通常不像聽(tīng)起來(lái)那么容易。考慮目標(biāo)是模擬器的情況。您可能必須運(yùn)行必要的總線周期才能訪問(wèn)內(nèi)存，并且必須在不干擾與該訪問(wèn)無(wú)關(guān)的任何電路的情況下這樣做。其中一些對(duì)用戶來(lái)說(shuō)可能并不明顯。Portable Stimulus 的目的就是解決這個(gè)問(wèn)題。然而，1.0 版本未能解決這個(gè)問(wèn)題，將其留給讀者作為練習(xí)。

雖然 PSS 基本上可以做 UVM 能夠做的所有事情，但 PSS 有一個(gè)額外的操作模式。它可以生成在設(shè)計(jì)中包含的處理器上運(yùn)行的測(cè)試，從而從內(nèi)到外對(duì)其進(jìn)行驗(yàn)證。如果您想在這些處理器上運(yùn)行測(cè)試，您要么需要在處理器上運(yùn)行某種形式的操作系統(tǒng)，這會(huì)為 RTL 測(cè)試產(chǎn)生非常大的竊聽(tīng)，要么您必須將其視為裸機(jī)處理器。驗(yàn)證團(tuán)隊(duì)最不想做的事情就是花費(fèi)大量時(shí)間編寫(xiě)必要的軟件來(lái)完成這項(xiàng)工作。HSI 是這個(gè)問(wèn)題的干凈解決方案。

HSI 提供了基本級(jí)別的類似 OS 的功能，允許將測(cè)試寫(xiě)入標(biāo)準(zhǔn)化 API，同時(shí)隱藏執(zhí)行這些測(cè)試的機(jī)制。無(wú)論您是通過(guò) UVM 序列訪問(wèn)塊寄存器，還是該寄存器包含在嵌入式處理器或最終芯片中，它都能使看起來(lái)像 UVM 寄存器的訪問(wèn)相同。對(duì)于嵌入式處理器，它可以將寄存器內(nèi)容傳輸?shù)絻?nèi)存中可從外部訪問(wèn)的位置或通過(guò) UART 提供該數(shù)據(jù)。對(duì)于真正的硅片，可以通過(guò)掃描鏈訪問(wèn)或修改寄存器。為每個(gè)目標(biāo)執(zhí)行此功能的機(jī)制與測(cè)試編寫(xiě)者相同。大多數(shù)情況下，這將作為交付工具的一部分提供。

硬件軟件接口提供了基本級(jí)別的類似操作系統(tǒng)的功能，允許將測(cè)試寫(xiě)入標(biāo)準(zhǔn)化 API，同時(shí)隱藏執(zhí)行這些測(cè)試的機(jī)制。

當(dāng)然，該工具可以走得更遠(yuǎn)，就像一個(gè)成熟的操作系統(tǒng)，安排多個(gè)測(cè)試以及跨處理器線程的關(guān)鍵資源，以真正擰出一個(gè) SoC。

雖然我不宜討論有關(guān)與 PSWG 提出的解決方案的任何細(xì)節(jié)，但此功能已在我們的舊工具中使用多年，我們的客戶完全了解此接口提供的功能。其他一些工具供應(yīng)商也在他們的工具中運(yùn)行了他們自己版本的此接口，但希望 Accellera 的努力將帶來(lái)這些接口的統(tǒng)一。

如前所述，UVM 的用戶將非常熟悉 RAL 的概念——這對(duì)于讓 DUT 和測(cè)試臺(tái)能夠就寄存器內(nèi)的位的通用布局達(dá)成一致是必要的。硬件/軟件協(xié)同驗(yàn)證解決方案的用戶也將熟悉定義內(nèi)存映射的需要——同樣，這樣測(cè)試臺(tái)和設(shè)計(jì)可以保持同步。Test Suite Synthesis 知道內(nèi)存的位置、對(duì)該內(nèi)存的任何限制以及處理器和外圍設(shè)備如何訪問(wèn)內(nèi)存。例如，它是小端還是大端，或者是否存在與某些地址范圍相關(guān)的安全限制？

這是關(guān)于 PSWG 正在為 PSS 1.1 版本尋找的限制，并且不包含完整 HSI 所需的所有內(nèi)容。但這是一個(gè)好的開(kāi)始。真正了解問(wèn)題空間并提供能夠?qū)嵤┩暾到y(tǒng)級(jí)驗(yàn)證方法的解決方案的工具提供商已經(jīng)超越了這些基礎(chǔ)，提供了包含完整裸機(jī)層的 HSI。

Breker、Vayavya、Agnisys 等公司一直在開(kāi)發(fā)這些解決方案，并且知道如何使測(cè)試變得可移植。這些解決方案提高了基于 PSS 的測(cè)試綜合的能力，并減少了用戶為獲得測(cè)試可移植性而付出的努力。雖然 PSS 降低了與每個(gè)供應(yīng)商擁有自己的語(yǔ)言相關(guān)的風(fēng)險(xiǎn)，但它并沒(méi)有消除每個(gè)供應(yīng)商在生成的測(cè)試質(zhì)量和用戶生成這些測(cè)試所必須付出的努力方面的競(jìng)爭(zhēng)能力。

審核編輯：劉清