作者：資深數(shù)據(jù)分析師Phillip Jones、沉積工程經(jīng)理Brian Williams

制造芯片需要很多不同類型的工藝設(shè)備，包括沉積、光刻、刻蝕和清潔等設(shè)備。大規(guī)模生產(chǎn)要求芯片制造商使用大量相同腔室的設(shè)備組來執(zhí)行特定的工藝步驟，例如用于制造3D晶體管的鰭片刻蝕。理想情況下，設(shè)備組中的每個晶圓批次都會得到相同的處理，這意味著每個晶圓腔室的運行過程將與其他所有晶圓腔室完全相同。不過在實際操作中，腔室的性能會因許多控制參數(shù)的極微小差異而有所不同，進而影響到工藝流程是否成功。這些參數(shù)包括壓力、溫度、電力輸送和表面條件，都必須協(xié)同優(yōu)化。

腔室匹配挑戰(zhàn)

使腔室性能更接近的過程稱為“腔室匹配”。隨著芯片器件尺寸的縮小和工藝公差的日益嚴格，腔室匹配所面臨的挑戰(zhàn)也在增加。傳統(tǒng)的方法包括“黃金腔室”方法和子部件匹配?！包S金腔室”方法會將一個腔室定為標準，并試圖調(diào)整所有其他腔室以達成相同的結(jié)果。子部件匹配的重點在于硬件子系統(tǒng)，并定義每個腔室必須滿足的嚴格公差規(guī)格。這種方法的假設(shè)是，如果每個腔室的所有部件完全相同，那么每個腔室也理應(yīng)相同。這兩種傳統(tǒng)方法在處理先進等離子工藝復雜的物理和化學相互作用時都有其局限性。

泛林數(shù)據(jù)分析儀：經(jīng)過驗證的解決方案

泛林集團Equipment Intelligence?（設(shè)備智能）數(shù)據(jù)分析儀已被廣泛用于2300?平臺上刻蝕腔室的設(shè)備組匹配和大數(shù)據(jù)分析。世界各地的許多晶圓廠都報告了腔室匹配性能的顯著提升，同時腔室排除故障的速度、正常運行時間及MTBC（清洗之間的平均時間）均得到有效提升與改善。

數(shù)據(jù)分析儀采用的方法是查看晶圓加工過程中設(shè)備傳感器輸出的大型數(shù)據(jù)集，并識別一系列腔室中的自然分布，以檢測不匹配的腔室，然后挖掘根本原因并進行糾正。這是一種大數(shù)據(jù)多元機器學習方法，觀察一個腔室內(nèi)或腔室子系統(tǒng)內(nèi)的諸多信號。

圖1. 泛林集團2300?刻蝕系統(tǒng)（每個系統(tǒng)有6個獨立的腔室）及其在Equipment Intelligence??數(shù)據(jù)分析儀大數(shù)據(jù)機器學習分析前后的工藝窗口分布圖示

現(xiàn)可用于多站工藝模塊

為等離子體增強化學氣相沉積 (PECVD) 和原子層沉積 (ALD) 腔室設(shè)計的新版Equipment Intelligence?數(shù)據(jù)分析儀目前已被部署在多個晶圓廠。該軟件已經(jīng)過調(diào)整，可適應(yīng)PECVD/ALD腔室與刻蝕腔室（多基座vs.單晶圓腔）中晶圓流動場景的差異。新解析方案的增加，可以對單片晶圓的移動進行跨多站工藝模塊的跟蹤。

該軟件中還應(yīng)用了自動調(diào)和，以處理PECVD/ALD晶圓流特有的配方組、子配方和多次配方迭代。

圖2. 泛林PECVD工藝設(shè)備與4x4（一次四片晶圓）腔室的不同視圖

虛擬傳感器的創(chuàng)新

目前，我們已有多個客戶的晶圓廠開始使用Equipment Intelligence?數(shù)據(jù)分析儀，利用VECTOR? Strata? PECVD設(shè)備組的生產(chǎn)數(shù)據(jù)，并正在加速滿足客戶最關(guān)鍵的需求，如延長預防性維護周期和正常運行時間。這包括根據(jù)回歸模型創(chuàng)建和部署預測控制圖，使用分類模型預測指標，以及向關(guān)鍵人員發(fā)送通知、以便及早發(fā)現(xiàn)問題并迅速解決潛在問題。使用基于虛擬計量的回歸模型可以預測生產(chǎn)設(shè)備的性能表現(xiàn)，且更容易挖掘生產(chǎn)趨勢的根本原因。數(shù)據(jù)分析儀還被用于快速診斷多種關(guān)鍵設(shè)備的問題，如腔室匹配或計劃外停機。

在半導體制造量產(chǎn)中使用大數(shù)據(jù)機器學習方法（如數(shù)據(jù)分析儀）的關(guān)鍵目標之一是使工藝設(shè)備實現(xiàn)比以往任何時候都更高的生產(chǎn)力（以更低的成本生產(chǎn)出更多優(yōu)質(zhì)晶圓），世界各地多個客戶的晶圓廠正在實現(xiàn)這一目標。

近期會議

2022年8月25日 The13th CHIP China Webinar，誠邀您共同探討車規(guī)級芯片檢測、SLT測試、存儲芯片測試、半導體測試設(shè)備發(fā)展趨勢等話題，面對5G、大數(shù)據(jù)、人工智能等新興市場的崛起，滿足半導體企業(yè)間的測試對接需求。

關(guān)于我們

《半導體芯科技》（Silicon Semiconductor China, SiSC）是面向中國半導體行業(yè)的專業(yè)媒體，已獲得全球知名雜志《Silicon Semiconductor》的獨家授權(quán)；本刊針對中國半導體市場特點遴選相關(guān)優(yōu)秀文章翻譯，并匯集編輯征稿、國內(nèi)外半導體行業(yè)新聞、深度分析和權(quán)威評論、產(chǎn)品聚焦等多方面內(nèi)容。由雅時國際商訊（ACT International）以簡體中文出版、雙月刊發(fā)行一年6期。每期紙質(zhì)書12,235冊，電子書發(fā)行15,749，內(nèi)容覆蓋半導體制造工藝技術(shù)、封裝、設(shè)備、材料、測試、MEMS、IC設(shè)計、制造等。每年主辦線上/線下 CHIP China晶芯研討會，搭建業(yè)界技術(shù)的有效交流平臺。獨立運營相關(guān)網(wǎng)站。

聲明：部分文章轉(zhuǎn)載自網(wǎng)絡(luò)，轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有，如有異議，請聯(lián)系我們修改或刪除。

審核編輯 黃昊宇