chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB電路設(shè)計(jì)中的十四個(gè)常見(jiàn)問(wèn)題

倩倩 ? 來(lái)源:雨飛工作室 ? 作者:雨飛工作室 ? 2022-08-16 16:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB電路設(shè)計(jì)中的十四個(gè)常見(jiàn)問(wèn)題解析:

一、焊盤的重疊

1、焊盤(除表面貼焊盤外)的重疊,意味孔的重疊,在鉆孔工序會(huì)因?yàn)樵谝惶幎啻毋@孔導(dǎo)致斷鉆頭,導(dǎo)致孔的損傷。

2、多層板中兩個(gè)孔重疊,如一個(gè)孔位為隔離盤,另一孔位為連接盤(花焊盤),這樣繪出底片后表現(xiàn)為隔離盤,造成的報(bào)廢。

二、圖形層的濫用

1、在一些圖形層上做了一些無(wú)用的連線,本來(lái)是四層板卻設(shè)計(jì)了五層以上的線路,使造成誤解。

2、設(shè)計(jì)時(shí)圖省事,以Protel軟件為例對(duì)各層都有的線用Board層去畫,又用Board層去劃標(biāo)注線,這樣在進(jìn)行光繪數(shù)據(jù)時(shí),因?yàn)槲催xBoard層,漏掉連線而斷路,或者會(huì)因?yàn)檫x擇Board層的標(biāo)注線而短路,因此設(shè)計(jì)時(shí)保持圖形層的完整和清晰。

3、違反常規(guī)性設(shè)計(jì),如元件面設(shè)計(jì)在Bottom層,焊接面設(shè)計(jì)在Top,造成不便。

三、字符的亂放

1、字符蓋焊盤SMD焊片,給印制板的通斷測(cè)試及元件的焊接帶來(lái)不便。

2、字符設(shè)計(jì)的太小,造成絲網(wǎng)印刷的困難,太大會(huì)使字符相互重疊,難以分辨。

四、單面焊盤孔徑的設(shè)置

1、單面焊盤一般不鉆孔,若鉆孔需標(biāo)注,其孔徑應(yīng)設(shè)計(jì)為零。如果設(shè)計(jì)了數(shù)值,這樣在產(chǎn)生鉆孔數(shù)據(jù)時(shí),此位置就出現(xiàn)了孔的座標(biāo),而出現(xiàn)問(wèn)題。

2、單面焊盤如鉆孔應(yīng)特殊標(biāo)注。

五、用填充塊畫焊盤

用填充塊畫焊盤在設(shè)計(jì)線路時(shí)能夠通過(guò)DRC檢查,但對(duì)于加工是不行的,因此類焊盤不能直接生成阻焊數(shù)據(jù),在上阻焊劑時(shí),該填充塊區(qū)域?qū)⒈蛔韬竸└采w,導(dǎo)致器件焊裝困難。

六、電地層又是花焊盤又是連線

因?yàn)樵O(shè)計(jì)成花焊盤方式的電源,地層與實(shí)際印制板上的圖像是相反的,所有的連線都是隔離線,這一點(diǎn)設(shè)計(jì)者應(yīng)非常清楚。這里順便說(shuō)一下,畫幾組電源或幾種地的隔離線時(shí)應(yīng)小心,不能留下缺口,使兩組電源短路,也不能造成該連接的區(qū)域封鎖(使一組電源被分開)。

七、加工層次定義不明確

1、單面板設(shè)計(jì)在TOP層,如不加說(shuō)明正反做,也許制出來(lái)的板子裝上器件而不好焊接。

2、例如一個(gè)四層板設(shè)計(jì)時(shí)采用TOP mid1、mid2 bottom四層,但加工時(shí)不是按這樣的順序放置,這就要求說(shuō)明。

八、設(shè)計(jì)中的填充塊太多或填充塊用極細(xì)的線填充

1、產(chǎn)生光繪數(shù)據(jù)有丟失的現(xiàn)象,光繪數(shù)據(jù)不完全。

2、因填充塊在光繪數(shù)據(jù)處理時(shí)是用線一條一條去畫的,因此產(chǎn)生的光繪數(shù)據(jù)量相當(dāng)大,增加了數(shù)據(jù)處理的難度。

九、表面貼裝器件焊盤太短

這是對(duì)通斷測(cè)試而言的,對(duì)于太密的表面貼裝器件,其兩腳之間的間距相當(dāng)小,焊盤也相當(dāng)細(xì),安裝測(cè)試針,必須上下(左右)交錯(cuò)位置,如焊盤設(shè)計(jì)的太短,雖然不影響器件安裝,但會(huì)使測(cè)試針錯(cuò)不開位。

十、大面積網(wǎng)格的間距太小

組成大面積網(wǎng)格線同線之間的邊緣太?。ㄐ∮?.3mm),在印制板制造過(guò)程中,圖轉(zhuǎn)工序在顯完影之后容易產(chǎn)生很多碎膜附著在板子上,造成斷線。

十一、大面積銅箔距外框的距離太近

大面積銅箔距外框應(yīng)至少保證0.2mm以上的間距,因在銑外形時(shí)如銑到銅箔上容易造成銅箔起翹及由其引起的阻焊劑脫落問(wèn)題。

十二、外形邊框設(shè)計(jì)的不明確

有的客戶在Keep layer、Board layer、Top over layer等都設(shè)計(jì)了外形線且這些外形線不重合,造成pcb生產(chǎn)廠家很難判斷以哪條外形線為準(zhǔn)。

十三、圖形設(shè)計(jì)不均勻

在進(jìn)行圖形電鍍時(shí)造成鍍層不均勻,影響質(zhì)量。

十四、鋪銅面積過(guò)大

鋪銅面積過(guò)大時(shí)應(yīng)用網(wǎng)格線,避免SMT時(shí)起泡。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4391

    文章

    23746

    瀏覽量

    420804
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6732

    文章

    2576

    瀏覽量

    218004
  • 焊接
    +關(guān)注

    關(guān)注

    38

    文章

    3509

    瀏覽量

    62760

原文標(biāo)題:如何解決PCB電路設(shè)計(jì)中的常見(jiàn)問(wèn)題?

文章出處:【微信號(hào):雨飛工作室,微信公眾號(hào):雨飛工作室】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    三極管 PCB 布局問(wèn)題與優(yōu)化建議

    MDD辰達(dá)半導(dǎo)體三極管在電子電路中廣泛應(yīng)用于放大、開關(guān)、調(diào)制等場(chǎng)合。雖然器件本身的性能參數(shù)很重要,但在實(shí)際應(yīng)用PCB布局往往直接決定了電路的穩(wěn)定性、速度以及可靠性。很多工程師在調(diào)試
    的頭像 發(fā)表于 09-25 14:00 ?416次閱讀
    三極管 <b class='flag-5'>PCB</b> 布局問(wèn)題與優(yōu)化建議

    ZYNQ UltraScalePlus RFSOC QSPI Flash固化常見(jiàn)問(wèn)題說(shuō)明

    璞致 ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常見(jiàn)問(wèn)題說(shuō)明
    發(fā)表于 08-08 15:49 ?0次下載

    PCBA代工避坑指南:常見(jiàn)問(wèn)題+解決方案全解析

    和元器件采購(gòu)。在這個(gè)過(guò)程,PCBA代工代購(gòu)成為一種高效、成本控制良好的解決方案。然而,企業(yè)在進(jìn)行PCBA代工代購(gòu)時(shí),往往會(huì)遇到一些常見(jiàn)問(wèn)題,影響項(xiàng)目進(jìn)度和質(zhì)量。 PCBA代工代購(gòu)元器件常見(jiàn)問(wèn)題及解決方案 一、
    的頭像 發(fā)表于 07-09 09:38 ?471次閱讀

    原理圖和PCB設(shè)計(jì)常見(jiàn)錯(cuò)誤

    在電子設(shè)計(jì)領(lǐng)域,原理圖和PCB設(shè)計(jì)是產(chǎn)品開發(fā)的基石,但設(shè)計(jì)過(guò)程難免遇到各種問(wèn)題,若不及時(shí)排查可能影響電路板的性能及可靠性,本文將列出原理圖和PCB設(shè)計(jì)
    的頭像 發(fā)表于 05-15 14:34 ?903次閱讀

    電平轉(zhuǎn)換電路設(shè)計(jì)原理和常見(jiàn)問(wèn)題及解決辦法

    在我們?cè)O(shè)計(jì)的電路,不同的芯片對(duì)其引腳使用不同的電壓,如常見(jiàn)的1.8V、3.3V、5V等。在兩個(gè)不同電壓芯片的引腳之間進(jìn)行通信時(shí),我們需要確保電壓的兩側(cè)滿足我們自己的需求并且能夠正常通信,這被稱為
    發(fā)表于 04-27 15:54

    deepin 25系統(tǒng)安裝常見(jiàn)問(wèn)題

    隨著 deepin 25 系列版本的發(fā)布,我們特別推出 deepin Q&A 常見(jiàn)問(wèn)題指南,旨在幫助您輕松應(yīng)對(duì)安裝、升級(jí)及使用過(guò)程可能遇到的常見(jiàn)問(wèn)題。
    的頭像 發(fā)表于 04-14 14:08 ?4503次閱讀
    deepin 25系統(tǒng)安裝<b class='flag-5'>常見(jiàn)問(wèn)題</b>

    《典型電子電路設(shè)計(jì)與測(cè)試》閱讀體驗(yàn)

    部分,作者巧妙地引入了電路設(shè)計(jì)的基本概念和基礎(chǔ)理論,為后續(xù)深入學(xué)習(xí)經(jīng)典電路打下了堅(jiān)實(shí)的根基。就像搭建一座高樓大廈,只有先穩(wěn)固好地基,才能讓后續(xù)的樓層建造得更加穩(wěn)固。 在對(duì)四個(gè)經(jīng)典電路
    發(fā)表于 02-18 15:28

    【斯丹麥德電子】常見(jiàn)問(wèn)題解答:干簧繼電器在測(cè)試與測(cè)量的應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《【斯丹麥德電子】常見(jiàn)問(wèn)題解答:干簧繼電器在測(cè)試與測(cè)量的應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 01-20 10:44 ?0次下載

    OTL電路設(shè)計(jì)常見(jiàn)誤區(qū)

    在功率放大器的設(shè)計(jì),OTL電路因其簡(jiǎn)單性和成本效益而受到青睞。然而,這種電路設(shè)計(jì)也存在一些常見(jiàn)的誤區(qū),這些誤區(qū)可能會(huì)影響放大器的性能和可靠性。 一、對(duì)OTL
    的頭像 發(fā)表于 01-16 09:39 ?785次閱讀

    BJT放大電路常見(jiàn)問(wèn)題

    問(wèn)題。 BJT放大電路的基本原理 BJT放大電路主要由三個(gè)部分組成:發(fā)射極(Emitter)、基極(Base)和集電極(Collector)。BJT放大電路的工作原理基于PN結(jié)的電流控制特性。通過(guò)改變基極電流(I_B),可以控制
    的頭像 發(fā)表于 12-31 16:27 ?1829次閱讀

    匠心獨(dú)運(yùn):PCB電路設(shè)計(jì)之道

    在當(dāng)今數(shù)字化浪潮,PCB電路設(shè)計(jì)宛如一座精密復(fù)雜的微觀城市規(guī)劃,它不僅承載著電子元器件,更是連接科技與生活的關(guān)鍵紐帶,勾勒出電子產(chǎn)品的靈魂框架。跟著捷多邦小編一起學(xué)習(xí)PCB
    的頭像 發(fā)表于 12-27 17:58 ?834次閱讀

    電子設(shè)備EMC測(cè)試整改:常見(jiàn)問(wèn)題與解決方案

    深圳南柯電子|電子設(shè)備EMC測(cè)試整改:常見(jiàn)問(wèn)題與解決方案
    的頭像 發(fā)表于 12-23 11:47 ?1862次閱讀
    電子設(shè)備EMC測(cè)試整改:<b class='flag-5'>常見(jiàn)問(wèn)題</b>與解決方案

    PCB拼板必備技巧:如何避免生產(chǎn)中的常見(jiàn)問(wèn)題?

    基礎(chǔ) ? PCB拼版是將多個(gè)相同或不同的電路板設(shè)計(jì)布局在一個(gè)更大的面板上進(jìn)行批量生產(chǎn)。這種方法可以充分利用原材料,減少邊角廢料,顯著提升生產(chǎn)效率,降低單個(gè)PCB的成本。 主要拼版方式 1. 矩形拼版 這是最
    的頭像 發(fā)表于 12-20 09:28 ?822次閱讀

    Verilog 電路仿真常見(jiàn)問(wèn)題 Verilog 在芯片設(shè)計(jì)的應(yīng)用

    。然而,在實(shí)際應(yīng)用,設(shè)計(jì)師可能會(huì)遇到各種問(wèn)題,這些問(wèn)題可能會(huì)影響仿真的準(zhǔn)確性和設(shè)計(jì)的可靠性。 Verilog電路仿真常見(jiàn)問(wèn)題 仿真環(huán)境的搭建問(wèn)題 仿真環(huán)境的搭建是進(jìn)行Verilog仿真的第一步。設(shè)計(jì)師需要選擇合適的仿真工具,并確保所有必要的
    的頭像 發(fā)表于 12-17 09:53 ?1606次閱讀

    SSM開發(fā)常見(jiàn)問(wèn)題及解決方案

    在SSM(Spring + Spring MVC + MyBatis)框架的開發(fā)過(guò)程,開發(fā)者可能會(huì)遇到一些常見(jiàn)問(wèn)題。以下是對(duì)這些問(wèn)題的詳細(xì)分析以及相應(yīng)的解決方案: 一、配置文件問(wèn)題 問(wèn)題描述
    的頭像 發(fā)表于 12-17 09:16 ?1862次閱讀