隨著數(shù)據(jù)中心面臨越來越大的壓力，EE 正在將現(xiàn)場(chǎng)可編程門陣列 (FPGA) 視為一種潛在的解決方案。然而，它們?cè)趺纯赡苡杏?，誰在加大研究力度？

今天，數(shù)據(jù)中心比以往任何時(shí)候都承受著巨大的壓力。在云計(jì)算日益普及、數(shù)據(jù)創(chuàng)建率高以及機(jī)器學(xué)習(xí)等新的計(jì)算密集型應(yīng)用程序之間，我們當(dāng)前的數(shù)據(jù)中心基礎(chǔ)設(shè)施正被推向極限。

為了幫助確保未來的數(shù)據(jù)中心能夠跟上這些趨勢(shì)并不斷提高性能，工程師們正在重新構(gòu)想數(shù)據(jù)中心計(jì)算硬件。

由此可見，數(shù)據(jù)中心最重要的硬件之一就是FPGA。

FPGA 的高級(jí)概述。圖片由Stemmer Imaging提供

一個(gè)最近宣布的中心，即英特爾/VMware Crossroads 3D-FPGA 學(xué)術(shù)研究中心，希望明確地促進(jìn)數(shù)據(jù)中心的 FPGA 技術(shù)的改進(jìn)。

在本文中，我們將討論 FPGA 對(duì)數(shù)據(jù)中心的好處，以及新研究中心計(jì)劃如何進(jìn)一步改進(jìn)該技術(shù)。

轉(zhuǎn)向加速器

目前，數(shù)據(jù)中心有兩個(gè)主要趨勢(shì)正在推動(dòng)該領(lǐng)域的未來發(fā)展：數(shù)據(jù)流量的增加和計(jì)算密集型應(yīng)用程序的增加。

這里的挑戰(zhàn)在于，數(shù)據(jù)中心不僅必須能夠處理增加的數(shù)據(jù)和更嚴(yán)格的計(jì)算，而且比以往任何時(shí)候都更需要以更低的功率和更高的性能來做到這一點(diǎn)。

為了實(shí)現(xiàn)這一目標(biāo)，工程師們已經(jīng)不再使用更通用的計(jì)算硬件，例如中央處理單元 (CPU) 和圖形處理單元 (GPU)，而是使用硬件加速器。

異構(gòu)架構(gòu)的一個(gè)例子，它正在成為數(shù)據(jù)中心的規(guī)范。圖片由張等人提供

工程師可以使用特定于應(yīng)用程序的計(jì)算塊實(shí)現(xiàn)比以前更高的性能和低功耗計(jì)算。對(duì)許多人來說，由加速器、GPU 和 CPU 組成的異構(gòu)計(jì)算架構(gòu)是未來數(shù)據(jù)中心被廣泛接受的前進(jìn)道路。

FPGA 對(duì)數(shù)據(jù)中心的好處

出于多種原因，F(xiàn)PGA 具有獨(dú)特的優(yōu)勢(shì)，可以使數(shù)據(jù)中心受益。

首先，F(xiàn)PGA 是高度可定制的，這意味著它們可以配置為用作特定應(yīng)用的硬件加速器。

在數(shù)據(jù)中心環(huán)境中，工程師可以為機(jī)器學(xué)習(xí)、網(wǎng)絡(luò)或安全等應(yīng)用配置 FPGA。由于其軟件定義的特性，F(xiàn)PGA 提供了比專用集成電路 (ASIC) 更簡(jiǎn)單的設(shè)計(jì)流程和更短的上市時(shí)間。

顯示如何動(dòng)態(tài)重新配置 FPGA 的示例圖。圖片由Wang 等人提供

其次，F(xiàn)PGA 可以提供多功能性的好處。由于 FPGA 的功能可以完全由 HDL 代碼定義，因此單個(gè) FPGA 可以用于多種用途。此功能可以幫助降低復(fù)雜性并在系統(tǒng)中創(chuàng)建統(tǒng)一性。

無需各種不同的硬化 ASIC，單個(gè) FPGA 可以針對(duì)各種應(yīng)用進(jìn)行配置和重新配置，從而為進(jìn)一步優(yōu)化硬件資源打開了大門。

因此，一些 FPGA 可以根據(jù)正在運(yùn)行的應(yīng)用程序?qū)崟r(shí)重新配置，這意味著單個(gè) FPGA 可以根據(jù)需要充當(dāng)多個(gè)角色。

3D-FPGA學(xué)術(shù)研究中心

最近，英特爾/VMware Crossroads 3D-FPGA 學(xué)術(shù)研究中心被宣布為一項(xiàng)旨在改善 FPGA 技術(shù)未來的多所大學(xué)的努力。

該團(tuán)隊(duì)由來自多倫多大學(xué)、德克薩斯大學(xué)奧斯汀分校、卡內(nèi)基梅隆大學(xué)等的研究人員組成，他們的工作直接集中在 FPGA 在數(shù)據(jù)中心中的作用。更具體地說，該小組將研究在 FPGA 框架內(nèi)實(shí)現(xiàn) 3D 集成的方法。

這個(gè)想法是，通過能夠垂直堆疊多個(gè) FPGA 芯片，研究人員應(yīng)該能夠?qū)崿F(xiàn)更高的晶體管密度，同時(shí)平衡性能、功耗和制造成本。

總體而言，該小組希望使用 3D 集成技術(shù)來創(chuàng)建由 FPGA 和硬化邏輯加速器組成的異構(gòu)系統(tǒng)，所有這些都在一個(gè)封裝中。該技術(shù)將尋求在傳統(tǒng) FPGA 架構(gòu)下方的層中結(jié)合片上網(wǎng)絡(luò) (NoC)，以便 NoC 可以控制數(shù)據(jù)路由，而 FPGA 可以提供所需的計(jì)算。

總體而言，該組織希望通過他們的新技術(shù)將網(wǎng)絡(luò)內(nèi)計(jì)算的興起擴(kuò)展到服務(wù)器。

面向未來數(shù)據(jù)中心的 FPGA

隨著數(shù)據(jù)中心趨向于更多數(shù)據(jù)和更密集的計(jì)算，F(xiàn)PGA 無疑將成為關(guān)鍵參與者。

隨著一個(gè)新的研究小組希望支持這項(xiàng)技術(shù)，現(xiàn)在看來，F(xiàn)PGA 正在成為數(shù)據(jù)中心行業(yè)的中流砥柱。

審核編輯 黃昊宇