總算是存在這樣一個(gè)問題，接收端差分線對之間可否加一匹配電阻？

首先還是要了解匹配電阻是個(gè)啥。

匹配電阻的作用. 在探測器或其它什么電路的輸入輸出部分,都有匹配電阻的要求,是用來使輸入輸出設(shè)備的電阻與電路其余部分銜接的,十分重要.如果匹配電阻不對,輸入輸出設(shè)備及電路無法正常工作（如測試數(shù)據(jù)不對）. 在電路設(shè)計(jì)中，經(jīng)常需要使用匹配電阻，如閉路電視同軸電纜、時(shí)鐘數(shù)據(jù)線等，如果阻抗不匹配會(huì)有什么不良后果呢？. 如果不匹配，則會(huì)形成反射，能量傳遞不過去，降低效率；會(huì)在傳輸線上形成駐波（簡單的理解，就是有些地方信號(hào)強(qiáng)，有些地方信號(hào)弱），導(dǎo)致傳輸線的有效功率容量降低；功率發(fā)射不出去，甚至?xí)p壞發(fā)射設(shè)備。. 高速信號(hào)線中才考慮使用這樣的電阻，低頻情況下，一般是直接連接。

接收端差分線對間的匹配電阻通常會(huì)加， 其值應(yīng)等于差分阻抗的值。這樣信號(hào)質(zhì)量會(huì)好些。

對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗（differential impedance）的值， 此值是設(shè)計(jì)差分對的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近， 差分阻抗就會(huì)不一致， 就會(huì)影響信號(hào)完整性（signal integrity）及時(shí)間延遲（timing delay）。

基本上， 將模/數(shù)地分割隔離是對的。要注意的是信號(hào)走線盡量不要跨過有分割的地方（moat），還有不要讓電源和信號(hào)的回流電流路徑（returning current path）變太大。

晶振是模擬的正反饋振蕩電路， 要有穩(wěn)定的振蕩信號(hào)，必須滿足loop gain與phase 的規(guī)范， 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾，即使加ground guard traces可能也無法完全隔離干擾。而且離的太遠(yuǎn)，地平面上的噪聲也會(huì)影響正反饋振蕩電路。所以，一定要將晶振和芯片的距離盡可能靠近。

確實(shí)高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead，不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以，最好先用安排走線和PCB迭層的技巧來解決或減少EMI的問題，如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferrite bead的方式，以降低對信號(hào)的傷害。

審核編輯：湯梓紅