DVK是用于解碼器IP設(shè)計(jì)和合規(guī)性驗(yàn)證的比特流和軟件工具鏈。它是芯片RTL設(shè)計(jì)、目標(biāo)設(shè)備集成(如智能手機(jī)、智能電視、機(jī)頂盒)、發(fā)貨給客戶前的軟件堆棧驗(yàn)證的必備工具。它經(jīng)過精心構(gòu)造,盡可能緊湊,在設(shè)計(jì)過程中實(shí)現(xiàn)最大覆蓋范圍并最小化驗(yàn)證時(shí)間。
DVK 定義
VQ DVK 的意思是:
一套全面的測試比特流、可配置的編碼器和分析工具,用于驗(yàn)證解碼器是否符合標(biāo)準(zhǔn)以及圖形報(bào)告
適用于VVC、AVS3、AV1、HEVC、VP9解碼器開發(fā)人員的強(qiáng)大驗(yàn)證環(huán)境
允許將測試解碼器的輸出與“已知正確”結(jié)果進(jìn)行比較的工具
一種旨在確定解碼器設(shè)計(jì)異常以節(jié)省驗(yàn)證和支持成本的工具
我們?yōu)槊總€(gè)編解碼器提供不同的工具- VVC、AV1、HEVC、VP9。它們中的每一個(gè)在一組流和它們的數(shù)量上都是不同的。例如,VQDVK VVC 由以下比特流組組成:
語法 -方便的小尺寸(小分辨率和僅1-2 幀)以最大限度地覆蓋每個(gè)語法元素和基本對的交叉覆蓋。一個(gè)測試流- 一個(gè)功能,獨(dú)立進(jìn)行單獨(dú)的“編碼塊”設(shè)計(jì)。適用于初始RTL 設(shè)計(jì)。
壓力 -包括語法流所涵蓋的所有功能,分辨率更高,幀數(shù)更多。適合解碼器設(shè)計(jì)的高級階段。
性能 -測試硬件解碼器速度的極限。有利于最終驗(yàn)證以證明符合級別要求。
錯(cuò)誤恢復(fù) -一組不完全兼容的比特流,用于測試解碼器對錯(cuò)誤的魯棒性和恢復(fù)能力。有利于最終驗(yàn)證以提供可行的最終用戶產(chǎn)品。
主要特征
在本文中,我們將介紹VQDVK 的主要功能,即:
一體化
特殊流
交叉覆蓋
分析工具
一體化
立即“開箱即用”的好處。DVK合規(guī)流可以立即集成到任何CI或驗(yàn)證管道中,以證明客戶的產(chǎn)品。
特殊流
需要一些特別的東西嗎?不是問題!DVK團(tuán)隊(duì)可以請求特殊流(應(yīng)在合同中討論),也可以使用非常靈活的編碼器設(shè)計(jì)輕松生成:DVK的編碼器基于參考并支持配置文件。在配置文件的幫助下,用戶可以生成他們想要的任何流,因?yàn)槿魏握Z法元素都可以定義為開/關(guān)或特定值,例如“pps_init_qp_minus26”(VVC的語法元素示例之一)。作為一個(gè)附加示例,使用這種方法,如果啟用“filmgrain”組(AV1示例)的所有元素以在驗(yàn)證期間測試此功能,則可以生成流。
交叉覆蓋
有時(shí)簡單的一維覆蓋是不夠的。這就是DVK 在 VVC報(bào)告中引入 CrossCoverage的原因。CrossCoverage是 2D報(bào)告:為了降低成本,它需要智能,因此在某些情況下需要使用一些背景知識(另一個(gè)元素)檢查元素覆蓋率
分析工具
分析工具是生成代碼、語法和交叉覆蓋率報(bào)告(跨平臺html格式)并分析流并檢查流集是否可以降低的專用工具。
非常重要的是,分析工具可以用于任何一組流。因此,如果一個(gè)組織已經(jīng)擁有他們的流視頻庫,則可以通過這些工具輕松地對其進(jìn)行分析、縮減或比較。
審核編輯:劉清
-
解碼器
+關(guān)注
關(guān)注
9文章
1176瀏覽量
41989 -
編碼器
+關(guān)注
關(guān)注
45文章
3808瀏覽量
138046 -
RTL
+關(guān)注
關(guān)注
1文章
389瀏覽量
61121
原文標(biāo)題:ViCueSoft:解碼器驗(yàn)證套件(VQDVK) 的主要優(yōu)點(diǎn)
文章出處:【微信號:哲想軟件,微信公眾號:哲想軟件】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
了解FPGA比特流結(jié)構(gòu)
DAC1280 TDATA引腳輸入的比特流,怎么產(chǎn)生這個(gè)比特流,算法是什么?
無法生成比特流
無法生成比特流
無法使用硬件評估許可證生成比特流
USRP解碼的比特流錯(cuò)誤
如何使用Vivado生成特定的部分比特流
是否需要在flash上??切換黃金比特流和多重比特流的位置?
Xilinx是否有用于比特流加密的文檔
匹配位置對比特流隨機(jī)性的影響研究
使用加密和身份驗(yàn)證來保護(hù)UltraScale/UltraScale+ FPGA比特流

評論