簡介

時(shí)鐘是芯片正確高效運(yùn)行的基礎(chǔ)，正確的時(shí)鐘配置是芯片能正確運(yùn)行的必要條件，其重要性不言而喻。AT32各系列產(chǎn)品的時(shí)鐘配置部分可能存在細(xì)微的差異和需要注意的事項(xiàng)，本文檔就著重針對各系列的情況來詳細(xì)介紹如何結(jié)合雅特力提供的V2.x.x的板級支持包（BSP）來配置時(shí)鐘。

以下介紹時(shí)鐘配置的方法主要分兩種：

1.以手動編寫代碼調(diào)用BSP中提供的驅(qū)動函數(shù)接口來進(jìn)行時(shí)鐘配置。 2.采用時(shí)鐘工具來配置并生成相應(yīng)的源碼文件。

時(shí)鐘樹

在進(jìn)行時(shí)鐘配置之前，應(yīng)充分了解對應(yīng)芯片的時(shí)鐘樹結(jié)構(gòu)，這樣在進(jìn)行時(shí)鐘配置時(shí)才會游刃有余。對于系統(tǒng)時(shí)鐘頻率及路徑的配置我們需要關(guān)注時(shí)鐘源、倍頻及系統(tǒng)時(shí)鐘部分。類似如下圖：

圖1. 時(shí)鐘框圖

可由圖中得到以下幾個(gè)關(guān)鍵信息：

1) SCLKSEL：系統(tǒng)時(shí)鐘可以由HEXT、PLLCLK、HICK三大時(shí)鐘源提供。
2) HEXT：HEXT是外部高速時(shí)鐘，其可以外接范圍是4~25 MHz的晶振或時(shí)鐘源。
3) HICK：HICK RC是內(nèi)部高速振蕩器，頻率為48 MHz。HICK時(shí)鐘由內(nèi)部振蕩器給出，但在初始情況下由HICKDIV控制并默認(rèn)6分頻后為8 MHz，亦可配置為不分頻，保持48MHz的頻率。
4) PLLCLK：PLL時(shí)鐘=PLL輸入時(shí)鐘/PLL_MS*PLL_NS/PLL_FR。
5) PLL輸入時(shí)鐘：PLL的輸入時(shí)鐘由PLLRCS決定，有兩個(gè)來源：HICK 8 MHz和HEXT。

代碼配置解析

以下將以庫函數(shù)接口為核心來對時(shí)鐘配置流程和方法進(jìn)行說明。

函數(shù)接口

各系列產(chǎn)品對應(yīng)提供的BSP中對硬件的時(shí)鐘設(shè)置部分已封裝好接口函數(shù)以供調(diào)用，以下羅列出時(shí)鐘配置常用的函數(shù)接口，各函數(shù)的具體參數(shù)及返回值類型等請參考at32f435_437_crm.c/.h文件。

時(shí)鐘配置流程

按常規(guī)應(yīng)用來講解時(shí)鐘配置流程，其內(nèi)容可大致分為如下步驟：

圖2. 時(shí)鐘配置流程圖

? ?

Flash時(shí)鐘分頻（Set Flash Clock Division）

Flash時(shí)鐘分頻系數(shù)與系統(tǒng)時(shí)鐘頻率相對應(yīng)，系統(tǒng)時(shí)鐘頻率與Flash分頻系數(shù)對應(yīng)關(guān)系如下：


?

代碼實(shí)現(xiàn)如下：

? ?

復(fù)位（CRM Reset）


首先按規(guī)范流程應(yīng)復(fù)位CRM配置參數(shù)，其主要是將系統(tǒng)時(shí)鐘切換到HICK，其余的系統(tǒng)時(shí)鐘配置寄存器寫入默認(rèn)值，待后續(xù)進(jìn)行新配置參數(shù)的寫入。函數(shù)調(diào)用的代碼實(shí)現(xiàn)如下：

?


時(shí)鐘源配置（Clock Source Configuration）

與系統(tǒng)時(shí)鐘相關(guān)的高速時(shí)鐘源主要包括HEXT和HICK，PLL也是使用以上時(shí)鐘源來進(jìn)行倍頻。需要在配置使能PLL前將所使用的PLL參考時(shí)鐘源開啟并等待其穩(wěn)定。

HEXT

外部高速時(shí)鐘如采用外接有源時(shí)鐘的方式時(shí)，可開啟旁路模式來進(jìn)行使用，采用晶振時(shí)，不能開啟旁路模式，旁路模式應(yīng)在外部高速時(shí)鐘源使能前進(jìn)行設(shè)定，其默認(rèn)情況為關(guān)閉。旁路模式使能代碼實(shí)現(xiàn)如下： ?

使能HEXT時(shí)鐘源并等待HEXT時(shí)鐘穩(wěn)定，代碼實(shí)現(xiàn)如下：

HICK

內(nèi)部高速時(shí)鐘是由芯片內(nèi)部振蕩器提供，使能HICK時(shí)鐘源并等待HICK時(shí)鐘穩(wěn)定，代碼實(shí)現(xiàn)如下：

?

PLL配置（PLL Configuration）

PLL配置主要包括：PLL時(shí)鐘源、PLL倍頻系數(shù)、PLL倍頻頻率范圍等的設(shè)置。倍頻時(shí)鐘公式為：PLLCLK=(PLL輸入時(shí)鐘*PLL_NS)/(PLL_MS*PLL_FR)。

PLL時(shí)鐘源

PLL時(shí)鐘源細(xì)分有如下來源：1、HICK（8 MHz），2、HEXT。PLL時(shí)鐘源應(yīng)在PLL配置使能前開啟并等待穩(wěn)定。以上PLL時(shí)鐘源在crm_pll_config函數(shù)中對應(yīng)的參數(shù)定義如下：

PLL倍頻系數(shù)

PLL_MS：PLL預(yù)分頻系數(shù)，范圍值1~15。其功能是對PLL輸入時(shí)鐘進(jìn)行預(yù)分頻。

PLL_NS：PLL倍頻參數(shù)，范圍值31~500。其功能是對PLL_MS進(jìn)行預(yù)分頻處理后的時(shí)鐘進(jìn)行倍頻。 PLL_FR：PLL后分頻系數(shù)，范圍（1、2、4、8、16、32）。其功能是對PLL_NS倍頻后的時(shí)鐘進(jìn)行后除頻，除頻后的時(shí)鐘才是PLL時(shí)鐘。 以上參數(shù)在搭配使用時(shí)有如下限制條件，詳情可參考RM的4.1.1時(shí)鐘源章節(jié)：

?

當(dāng)PLL參數(shù)設(shè)置完成后，即可開啟PLL并等待PLL穩(wěn)定。示例：外部時(shí)鐘晶振8 MHz，采用HEXT時(shí)鐘作為PLL時(shí)鐘源，PLLCLK倍頻到288 MHz的代碼實(shí)現(xiàn)如下：

? ?
總線分頻（Set Bus Frequency Division）

總線分頻包含SCLK到AHBCLK分頻、AHBCLK到APB1CLK分頻、AHBCLK到APB2CLK分頻。AHB總線1分頻、APB1/APB2總線2分頻的代碼實(shí)現(xiàn)如下： ? ?
切換系統(tǒng)時(shí)鐘（Switch System Clock）

系統(tǒng)時(shí)鐘來源主要有三個(gè)：HICK、HEXT、PLLCLK。在切換系統(tǒng)時(shí)鐘到如上時(shí)鐘源時(shí)應(yīng)提前確保對應(yīng)時(shí)鐘源已穩(wěn)定。

順滑模式

時(shí)鐘順滑模式是為了確保整個(gè)系統(tǒng)時(shí)鐘切換過程的穩(wěn)定而設(shè)計(jì)，當(dāng)即將切換為系統(tǒng)時(shí)鐘的目標(biāo)時(shí)鐘頻率大于108 MHz時(shí)應(yīng)開啟時(shí)鐘順滑模式，所以其主要應(yīng)用對象為PLLCLK用作系統(tǒng)時(shí)鐘時(shí)的場景。通常使用方法是在系統(tǒng)時(shí)鐘切換前開始，切換成功后關(guān)閉。代碼實(shí)現(xiàn)如下：

HICK系統(tǒng)時(shí)鐘

內(nèi)部高速時(shí)鐘在系統(tǒng)復(fù)位重新運(yùn)行時(shí)默認(rèn)作為系統(tǒng)時(shí)鐘，后期代碼進(jìn)行設(shè)定時(shí)，可有兩種頻率值來進(jìn)行設(shè)定（8 MHz和48 MHz）。如圖1所述HICK默認(rèn)情況下用的是8 MHz，可配置為48 MHz。 HICK 8 MHz用作系統(tǒng)時(shí)鐘的代碼實(shí)現(xiàn)如下： ?
HICK 48 MHz用作系統(tǒng)時(shí)鐘的代碼實(shí)現(xiàn)如下：

HEXT系統(tǒng)時(shí)鐘

外部高速時(shí)鐘用作系統(tǒng)時(shí)鐘時(shí)，其系統(tǒng)時(shí)鐘頻率以實(shí)際使用的外部時(shí)鐘頻率為準(zhǔn)，范圍為4~25 MHz。HEXT用作系統(tǒng)時(shí)鐘的代碼實(shí)現(xiàn)如下：

PLLCLK系統(tǒng)時(shí)鐘

PLLCLK用作系統(tǒng)時(shí)鐘時(shí)，其系統(tǒng)時(shí)鐘頻率以實(shí)際的PLL倍頻結(jié)果為準(zhǔn)。其最高頻率應(yīng)滿足芯片規(guī)格為基礎(chǔ)。PLLCLK用作系統(tǒng)時(shí)鐘的代碼實(shí)現(xiàn)如下： ? ?
更新核心頻率（Update Core Frequency）
提供的BSP中，其代碼框架內(nèi)保留了一個(gè)表示系統(tǒng)核心頻率的參數(shù)值system_core_clock，其保存的是CPU核心的運(yùn)行頻率值，應(yīng)該在每次系統(tǒng)時(shí)鐘配置完成后來進(jìn)行更新。為的是在整個(gè)代碼框架下，各外設(shè)驅(qū)動的頻率配置能很快獲取到當(dāng)前核心運(yùn)行頻率值并使用。代碼實(shí)現(xiàn)如下：
? ?

時(shí)鐘配置示例

以下將以完整的時(shí)鐘配置流程來進(jìn)行說明，示例：由8 MHz外部時(shí)鐘晶振作為時(shí)鐘源，經(jīng)PLL倍頻到288 MHz并用做系統(tǒng)時(shí)鐘，AHB不分頻，APB1/APB2采用2分頻。函數(shù)system_clock_config代碼實(shí)現(xiàn)如下： ? ?

時(shí)鐘工具

時(shí)鐘配置工具是雅特力科技為方便對AT32系列MCU進(jìn)行時(shí)鐘配置而開發(fā)的一個(gè)圖形化配置工具，其主旨是使用戶清晰了解時(shí)鐘路徑和配置出期望的時(shí)鐘頻率并生成源碼文件。

環(huán)境要求

軟件要求

需要Windows7及以上操作系統(tǒng)支持。

安裝

軟件安裝

本軟件不需要安裝，只需直接運(yùn)行可執(zhí)行程序AT32_New_Clock_Configuration.exe。

功能介紹

本章節(jié)將介紹此工具的基本操作，其主要的啟動界面和配置界面如下所示。

圖3. 啟動界面
?
圖4. 配置界面
? ?

菜單欄

菜單欄內(nèi)容如圖所示：

圖5. 菜單欄

“項(xiàng)目”（Project）菜單：

新建：新建時(shí)鐘配置項(xiàng)目

打開：打開已存在的配置項(xiàng)目

保存：保存已打開的配置項(xiàng)目

“語言”（Language）菜單：

English：選擇English作為顯示語言

簡體中文：選擇簡體中文作為顯示語言

“生成代碼”（General code）菜單：

當(dāng)在對應(yīng)型號的操作配置界面將所期望的時(shí)鐘路徑和時(shí)鐘頻率配置完成之后，可點(diǎn)擊“生成代碼”菜單來選擇源碼文件的存儲路徑并生成相應(yīng)的源碼文件。

“幫助”（Help）菜單：

新版本下載：聯(lián)網(wǎng)進(jìn)行新版本下載

版本：查看當(dāng)前版本

新建配置項(xiàng)目

雙擊打開時(shí)鐘配置工具，可看到圖示的啟動界面，可點(diǎn)擊“項(xiàng)目”菜單-->“新建”，進(jìn)行配置項(xiàng)目的新建，在新建配置項(xiàng)目的過程中需要對芯片的系列所屬進(jìn)行選擇，操作方法如下圖所示 。

圖6. MCU選擇界面
?
MCU系列的選擇，可點(diǎn)擊下拉框來進(jìn)行選擇，當(dāng)選擇好MCU后點(diǎn)擊“確定”可進(jìn)入到時(shí)鐘配置界面。

配置界面的使用

配置界面主要用來進(jìn)行時(shí)鐘路徑及參數(shù)的配置并對部分外設(shè)當(dāng)前運(yùn)行的時(shí)鐘頻率進(jìn)行顯示，以下的介紹將以AT32F435系列作為示例來展開進(jìn)行，其余系列的配置方法與此類似。 整個(gè)配置界面主要可以分為四個(gè)大塊，如下圖所示 。

圖7. 配置界面框架

1. 標(biāo)題部分：用于展示當(dāng)前配置項(xiàng)目所選擇的MCU系列。
2. 配置部分：用于對時(shí)鐘路徑和時(shí)鐘參數(shù)進(jìn)行選擇和配置，以達(dá)到期望的應(yīng)用需求。
3. 輸出部分：用于時(shí)鐘輸出（CLKOUT）的配置。
4. 在SCLK欄也可在選中PLL為系統(tǒng)時(shí)鐘時(shí)作為輸入框，可輸入期望的系統(tǒng)時(shí)鐘頻率來反向自動配置出倍頻參數(shù)。
5. 結(jié)果部分：用于顯示當(dāng)前外設(shè)所使用的時(shí)鐘頻率及總線上的外設(shè)。 接下來就著重介紹一下配置部分的使用。配置部分的流程界面是對應(yīng)著 MCU 時(shí)鐘樹來進(jìn)行的，各系列MCU的此部分可能存在著差異，但使用方式大同小異。時(shí)鐘路徑的配置可按流程對各開關(guān)進(jìn)行點(diǎn)選來進(jìn)行選擇，配置部分如下圖所示，將逐個(gè)流程點(diǎn)的功能及其注意事項(xiàng)進(jìn)行介紹。
圖8. 時(shí)鐘配置框
?
1. ertc使能：ertc時(shí)鐘代碼配置的使能下拉框。
2. ertcsel：點(diǎn)選框，ertc時(shí)鐘源選擇。當(dāng)ertc使能開啟后，此點(diǎn)選框可配置。
3. ertcdiv：下拉框，當(dāng)ertc選擇hext外部高速時(shí)鐘作為時(shí)鐘來源時(shí)，此下拉框選擇分頻系數(shù)。
4. lext bypass：外部低速時(shí)鐘的旁路使能。
5. hext：此為輸入框，8 MHz為所采用外部時(shí)鐘源的默認(rèn)頻率，用戶可根據(jù)實(shí)際使用的外部時(shí)鐘源頻率進(jìn)行修改。（注：此8 MHz被修改為其他頻率值時(shí)，對應(yīng)的BSP中demo目錄下的inc/at32f435_437_conf.h文件內(nèi)的HEXT_VALUE宏定義也應(yīng)該一致修改，也可以采用工具生成的at32f435_437_conf.h文件來進(jìn)行使用）。
6. hext bypass：高速外部時(shí)鐘的旁路使能。
7. pllrcs：點(diǎn)選框，可配置PLL時(shí)鐘源為HEXT或HICK。
8. pll_ms：輸入框，PLL預(yù)分頻系數(shù)，范圍值1~15。其功能是對PLL輸入時(shí)鐘進(jìn)行預(yù)分頻。
9. pll_ns：輸入框，PLL 倍頻參數(shù)，范圍值31~500。其功能是對PLL_MS進(jìn)行預(yù)分頻處理后的時(shí)鐘進(jìn)行倍頻。
10. pll_fr：下拉框，PLL后分頻系數(shù)，范圍（1、2、4、8、16、32）。其功能是對PLL_NS倍頻后的時(shí)鐘進(jìn)行后除頻，除頻后的時(shí)鐘才是PLL時(shí)鐘。
11. sclk select：點(diǎn)選框，可配置HEXT、PLL或HICK作為系統(tǒng)時(shí)鐘。
12. sclk頻率：當(dāng)采用正向配置時(shí)，此作為系統(tǒng)時(shí)鐘頻率的配置結(jié)果顯示，當(dāng)將其用作輸入框時(shí)，輸入期望的頻率后點(diǎn)擊回車鍵，會根據(jù)此輸入值反向計(jì)算一組合適的或最接近期望值的PLL配置參數(shù)。
13. hick to sclk：點(diǎn)選框，當(dāng)sclk select選擇HICK作為系統(tǒng)時(shí)鐘時(shí)，可配置HICK的8 MHz或48MHz到系統(tǒng)時(shí)鐘（注：當(dāng)選擇48 MHz HICK到系統(tǒng)時(shí)鐘后，CLKOUT輸出HICK時(shí)的頻率也為48 MHz）。
14. usbdiv：下拉框。當(dāng)PLL時(shí)鐘被選作為USB的時(shí)鐘來源時(shí)，此處配置PLL時(shí)鐘到USB時(shí)鐘的分頻系數(shù)。
15. hick to usb：點(diǎn)選框，可配置USB時(shí)鐘由PLL時(shí)鐘或HICK 48 MHz提供，USB時(shí)鐘配置代碼由下拉框to usb來進(jìn)行選擇控制。因USB時(shí)鐘需要的是固定48 MHz，所以在usbdiv可分頻參數(shù)為前提下，PLL倍頻出來的頻率可能不滿足USB 48 MHz的時(shí)鐘需求。
16. USB使能：USB時(shí)鐘代碼配置的使能下拉框。
17. USB時(shí)鐘頻率的顯示。此顯示欄會實(shí)時(shí)計(jì)算USB時(shí)鐘的頻率并顯示，如果配置出來的USB時(shí)鐘不等于48 MHz時(shí)，顯示出來的USB時(shí)鐘頻率會標(biāo)注為紅色，而實(shí)際應(yīng)用中沒有用到USB時(shí)選擇disable則不會顯示。（注：此部分只針對USB時(shí)鐘頻率的配置，USB外設(shè)時(shí)鐘使能需自行額外打開）。

生成代碼

當(dāng)時(shí)鐘配置完成后，可點(diǎn)擊生成代碼，然后選擇代碼生成的路徑并確認(rèn)，最后會在所選目錄下生成兩個(gè)文件夾inc和src，源文件存放在src文件夾下，頭文件存放在inc文件夾下。這些文件可結(jié)合到BSP_V2.x.x內(nèi)的工程來進(jìn)行使用。可以采用新生成的時(shí)鐘代碼文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）將原BSP demo中的對應(yīng)文件替換，在main函數(shù)中進(jìn)行system_clock_config函數(shù)調(diào)用即可。

注意事項(xiàng)

外部時(shí)鐘源(HEXT)修改

因本文檔所示例的demo和配置工具都默認(rèn)采用的8 MHz外部時(shí)鐘頻率，當(dāng)實(shí)際硬件使用的外部時(shí)鐘源是非8 MHz頻率時(shí)需注意以下幾點(diǎn)。

代碼修改

1、 以實(shí)際的外部時(shí)鐘頻率按文中時(shí)鐘配置流程章節(jié)所描述的時(shí)鐘配置流程及方法來編寫相應(yīng)的代碼，配置出期望的時(shí)鐘配置及時(shí)鐘路徑。

2、 修改對應(yīng)demo工程中at32f4xx_conf.h文件的HEXT_VALUE值，以實(shí)際使用的外部時(shí)鐘源頻率值來進(jìn)行修改。如實(shí)際外部高速時(shí)鐘使用12.288 MHz的晶振或時(shí)鐘源時(shí)，at32f4xx_conf.h文件應(yīng)修改如下：

工具修改

1、在時(shí)鐘配置工具中的 HEXT 輸入框內(nèi)填入外部時(shí)鐘源實(shí)際頻率值并按“Enter”鍵確認(rèn)。

2、配置好所需的時(shí)鐘路徑及時(shí)鐘頻率，生成代碼。采用新生成的時(shí)鐘代碼文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）將原BSP demo中的對應(yīng)文件替換或取其中函數(shù)內(nèi)容進(jìn)行替換，在main函數(shù)中進(jìn)行system_clock_config函數(shù)調(diào)用即可。

工具使用

在使用本時(shí)鐘配置工具時(shí)需注意： 1. 此工具生成的時(shí)鐘配置源碼文件需結(jié)合雅特力科技提供的BSP_V2.x.x進(jìn)行使用。 2. 不同系列所生成的時(shí)鐘配置源碼文件不能型號混用，只能在相對應(yīng)的工程項(xiàng)目中進(jìn)行調(diào)用。 3. 配置工具中各輸入框參數(shù)修改后，請以“Enter”鍵結(jié)束。

案例 系統(tǒng)時(shí)鐘切換

功能簡介

在系統(tǒng)運(yùn)行過程中來進(jìn)行系統(tǒng)時(shí)鐘切換。

資源準(zhǔn)備

1) 硬件環(huán)境 對應(yīng)產(chǎn)品型號的AT-START BOARD 2) 軟件環(huán)境 projectat_start_f435examplescrmsysclk_switch

軟件設(shè)計(jì)

1) 配置流程

初始化按鍵。

配置clkout時(shí)鐘輸出pll 4分頻。

編寫從hick經(jīng)pll倍頻64 MHz到系統(tǒng)時(shí)鐘的配置代碼。

編寫從hext 2分頻經(jīng)pll倍頻96 MHz到系統(tǒng)時(shí)鐘的配置代碼。

2) 代碼介紹 main函數(shù)代碼描述

hick經(jīng)pll倍頻64 MHz到系統(tǒng)時(shí)鐘的代碼描述
?
hext經(jīng)pll倍頻96 MHz到系統(tǒng)時(shí)鐘的代碼描述
? ?

實(shí)驗(yàn)效果

上電運(yùn)行led2以間隔100ms時(shí)間進(jìn)行閃爍，clkout（PA8）輸出60 MHz。

每次USER按鍵按下，系統(tǒng)時(shí)鐘在64 MHz與96 MHz之間進(jìn)行交替切換，clkout輸出對應(yīng)的4分頻頻率，led4 toggle一次。

案例 時(shí)鐘失效檢測

功能簡介

在當(dāng)HEXT時(shí)鐘直接或間接作為系統(tǒng)時(shí)鐘時(shí)，當(dāng)HEXT時(shí)鐘出現(xiàn)故障，且時(shí)鐘失效模塊偵測到失效后，時(shí)鐘失效事件將產(chǎn)生NMI中斷，在此中斷中可完成系統(tǒng)的營救操作。

資源準(zhǔn)備

1) 硬件環(huán)境 對應(yīng)產(chǎn)品型號的 AT-START BOARD 2) 軟件環(huán)境 projectat_start_f435examplescrmclock_failure_detection

軟件設(shè)計(jì)

1) 配置流程

配置clkout1時(shí)鐘輸出pll 4分頻。

開啟時(shí)鐘失效檢測，并完善void NMI_Handler(void)函數(shù)。

編寫從hick經(jīng)pll倍頻288 MHz到系統(tǒng)時(shí)鐘的配置代碼。

2) 代碼介紹 main函數(shù)代碼描述
?
hick經(jīng)pll倍頻288 MHz到系統(tǒng)時(shí)鐘的代碼描述
?
NMI中斷實(shí)現(xiàn)
? ?

實(shí)驗(yàn)效果

在運(yùn)行過程中將晶振拔掉或晶振腳接地，產(chǎn)生時(shí)鐘失效。通常來說hext比hick更穩(wěn)定，可觀測clkout（PA8）的輸出，可發(fā)現(xiàn)時(shí)鐘拯救回來后hick作為源時(shí)的頻率上存在細(xì)微波動。

案例PLL參數(shù)計(jì)算

功能簡介

在進(jìn)行系統(tǒng)時(shí)鐘配置過程時(shí)，可調(diào)用庫函數(shù)根據(jù)PLL輸入時(shí)鐘源和目標(biāo)時(shí)鐘頻率自動計(jì)算一組合理的PLL參數(shù)以供配置，減少人為計(jì)算的煩惱。

資源準(zhǔn)備

1) 硬件環(huán)境 對應(yīng)產(chǎn)品型號的AT-START BOARD 2) 軟件環(huán)境 projectat_start_f435examplescrmpll_parameter_calculate

軟件設(shè)計(jì)

1) 配置流程

crm_pll_parameter_calculate函數(shù)自動計(jì)算PLL參數(shù)方式配置系統(tǒng)時(shí)鐘。

配置clkout1時(shí)鐘輸出pll 4分頻。

判斷計(jì)算結(jié)果，能以目標(biāo)時(shí)鐘準(zhǔn)確計(jì)算一組PLL參數(shù)時(shí)LED4閃爍，如果不能LED2閃爍。

2) 代碼介紹 main函數(shù)代碼描述
?
自動以目標(biāo)時(shí)鐘計(jì)算PLL參數(shù)并配置系統(tǒng)時(shí)鐘的代碼描述
? ?

實(shí)驗(yàn)效果

系統(tǒng)會自動計(jì)算一組以目標(biāo)時(shí)鐘為結(jié)果的PLL參數(shù)并配置，如果計(jì)算參數(shù)所算結(jié)果與目標(biāo)時(shí)鐘相等則LED4閃爍，如果所算結(jié)果與目標(biāo)時(shí)鐘接近則LED2閃爍。

審核編輯：湯梓紅