chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA數(shù)據(jù)配置模式解析

FPGA設(shè)計論壇 ? 來源:未知 ? 2022-11-21 21:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

芯片設(shè)計工程師根據(jù)功能,完成RTL設(shè)計,添加各種約束,完成綜合、Place & Route等一系列工作之后,還需要一些配置數(shù)據(jù),完成寄存器初始化等內(nèi)容,才能開始工作。

今天我們一起來聊一聊FPGA的配置數(shù)據(jù)模式。

FPGA配置方式

根據(jù)FPGA配置過程控制者的不同,我們將配置方式主要分為三類:

FPGA控制配置過程第一種最常見的模式是,從片外FLASH中加載配置所需的比特流,F(xiàn)PGA內(nèi)部產(chǎn)生時鐘,整個過程有FPGA自主控制。FPGA 上電以后,將配置數(shù)據(jù)從FLASH中,讀入到SRAM中,實現(xiàn)內(nèi)部結(jié)構(gòu)映射。

優(yōu)點:不需要借助其他模塊或者終端,自己控制整個過程。

缺點:一般只能從FLASH(掉電不會丟失數(shù)據(jù))或者其他片外非易失性存儲器中,加載配置,配置方式有限。

處理器控制器控制配置過程第二種模式是,通過借助處理器、控制器或者其他終端,完成配置過程。FPGA 作為從設(shè)備,微處理器或者控制電路提供配置所需的時序,實現(xiàn)配置數(shù)據(jù)的下載。

優(yōu)點:配置方式靈活??梢詫⑴渲脭?shù)據(jù)放置在FLASH、硬盤燈存儲介質(zhì)中,通過其他終端完成整個配置過程。

缺點:需要借助其他終端設(shè)備。

通過JTAG配置第三種模式,通過JTAG完成配置。一般情況下,是通過JTAG進(jìn)行調(diào)試,將比特流文件下載到FGPA中。需要注意的是,這種模式下,如果出現(xiàn)斷電,則配置失效。

此外有的FPGA還可以通過網(wǎng)絡(luò)進(jìn)行配置,在實際工作中,接觸較少,所以不再贅述。

單片F(xiàn)PGA多片F(xiàn)PGA配置

單片F(xiàn)PGA和多片F(xiàn)PGA的配置過程類似,但還是有些不同,下面我們分開來描述一下,在FPGA控制配置過程這種模式下面,兩者的異同。

單片F(xiàn)PGA配置FPGA 的CCLK 管腳,提供工作時鐘給PROM ,PROM 在CCLK 的上升沿,將數(shù)據(jù)從D0 管腳送到FPGA 的DIN 管腳,這種方式是最簡單也是最常用的一種配置方式。在這種方式下,有兩點非常重要:

電源適配性。從上面描述可以看出,整個過程需要FPGA和PROM之間進(jìn)行通信,所以兩者的接口電平必須一致,即FPGA管腳電壓和PROM的輸入電壓相等。JTAG鏈的完整性。保證JTAG 連接器、FPGA、PROM 的TMS、TCK 連在一起,保證從JTAG 連接器TDI 到其TDO 之間閉合回路。多片F(xiàn)PGA配置配置過程單片和多片過程相似,但是多片F(xiàn)PGA 配置時,需要區(qū)分主設(shè)備從設(shè)備,且需要選擇不同的配置模式。

1029319a-69a2-11ed-8abf-dac502259ad0.jpg

小結(jié)

在實際工作中,工程師根據(jù)具體的工作需要,選擇相應(yīng)的配置方式。

1037b440-69a2-11ed-8abf-dac502259ad0.jpg

精彩推薦 至芯科技12年不忘初心、再度起航11月12日北京中心FPGA工程師就業(yè)班開課、線上線下多維教學(xué)、歡迎咨詢! SPI總線的特點、工作方式及常見錯誤解答 如何提高FPGA的工作頻率掃碼加微信邀請您加入FPGA學(xué)習(xí)交流群

104ee5d4-69a2-11ed-8abf-dac502259ad0.jpg107302e8-69a2-11ed-8abf-dac502259ad0.png

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!


原文標(biāo)題:FPGA數(shù)據(jù)配置模式解析

文章出處:【微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1653

    文章

    22272

    瀏覽量

    629785

原文標(biāo)題:FPGA數(shù)據(jù)配置模式解析

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Air8000 BLE外圍模式解析數(shù)據(jù)收發(fā)實戰(zhàn)指南!

    Air8000的BLE外圍設(shè)備模式(peripheral)是實現(xiàn)低功耗藍(lán)牙通信的關(guān)鍵功能,它既能主動向中心設(shè)備發(fā)送通知數(shù)據(jù),也能接收中心設(shè)備傳回的信息。本文將通過具體示例,詳細(xì)拆解這一模式的操作流程
    的頭像 發(fā)表于 11-24 14:26 ?1429次閱讀
    Air8000 BLE外圍<b class='flag-5'>模式</b>全<b class='flag-5'>解析</b>:<b class='flag-5'>數(shù)據(jù)</b>收發(fā)實戰(zhàn)指南!

    是德示波器MSOX2004觸發(fā)模式解析與使用指南

    示波器作為電子測試的核心工具,其觸發(fā)模式設(shè)置直接影響波形捕獲的準(zhǔn)確性和穩(wěn)定性。是德MSOX2004示波器憑借豐富的觸發(fā)功能,為工程師提供了靈活的信號分析手段。本文將深入解析其觸發(fā)模式及使用要點
    的頭像 發(fā)表于 09-29 17:56 ?507次閱讀
    是德示波器MSOX2004觸發(fā)<b class='flag-5'>模式</b><b class='flag-5'>解析</b>與使用指南

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊上相關(guān)引腳含義有四、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設(shè)計原理圖時需要注意的一些事項,比如fl
    的頭像 發(fā)表于 08-30 14:35 ?8782次閱讀
    一文詳解xilinx 7系列<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>技巧

    AMD FPGA異步模式與同步模式的對比

    本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對比及其對時鐘設(shè)置的影響。
    的頭像 發(fā)表于 07-07 13:47 ?1403次閱讀

    CY7C68013A客戶配置成slavefifo模式,FPGA發(fā)送數(shù)據(jù)到PC則會丟包或者收到的數(shù)據(jù)對不上,什么原因?

    我們這邊有個客戶使用CY7C68013A,客戶配置成slavefifo模式,PC端發(fā)送數(shù)據(jù)FPGA數(shù)據(jù)正常,
    發(fā)表于 05-30 08:21

    ads58c28 A,B兩個通道難道不能配置不同的測試模式

    外部控制為FPGA,使用LVDS,DDR模式配置為測試模式,A,B通道都配置為0到2047計數(shù)模式
    發(fā)表于 02-13 07:29

    ADS4125配置成CMOS模式輸出數(shù)據(jù),始終沒有數(shù)據(jù)輸出是怎么回事?

    很幸運的申請到一塊ADS4125的評估板,但是經(jīng)過幾天熟悉評估板的用戶資料和ADS4125芯片手冊,我想配置成CMOS模式輸出數(shù)據(jù),經(jīng)過很多次嘗試,數(shù)據(jù)輸出口通過邏輯分析儀查看,但是
    發(fā)表于 02-10 07:22

    ADS8528如何與FPGA鏈接通訊,采集數(shù)據(jù)

    哪位用過ADS8528這款芯片,如何在硬件模式下設(shè)置它的外圍配置,如何讓它與FPGA鏈接通訊,采集數(shù)據(jù)
    發(fā)表于 02-05 08:51

    AFE5805的配置應(yīng)該注意些什么問題呢?

    請問AFE5805 LVDS輸出工作在測試狀態(tài)下,即EN_RAMP=‘1’時,采用FPGA可以正確解析AFE5805 LVDS輸出數(shù)據(jù)。當(dāng) LVDS輸出工作在正常模式下,在模擬輸入端
    發(fā)表于 01-14 07:35

    使用xilinx的k7160t對ads5271的數(shù)字信號進(jìn)行采集,外部輸入電壓時,FPGA采集到的值比實際的值大,怎么解決?

    與fc0.但是當(dāng)配置成用戶模式后或者不配置,我外部輸入電壓時,FPGA采集到的值比實際的值大。比如,外部輸入到ad的電壓為0.514v時FPGA
    發(fā)表于 12-26 06:29

    ADS6149采樣率250Mhz,后級接Xilinx FPGA,輸入1Mhz正弦波,在FPGA接口采樣得到異常采樣點,為什么?

    將ADS6149配置為測試模式,配置輸出ramp波形,在FPGA內(nèi)部做ramp數(shù)據(jù)檢測,測試半小時,無錯誤
    發(fā)表于 12-25 07:57

    易靈思FPGA PS配置模式--v7

    文件。注意修改Bitstream生成模式時,不需要進(jìn)行工程的全編譯,只需運行最后一步數(shù)據(jù)流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的
    的頭像 發(fā)表于 12-24 14:37 ?2099次閱讀
    易靈思<b class='flag-5'>FPGA</b> PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--v7

    ads1220連續(xù)轉(zhuǎn)換模式讀取數(shù)據(jù)時是正確的,但是配置成單次模式時讀出的全是0,為什么?

    ads1220連續(xù)轉(zhuǎn)換模式讀取數(shù)據(jù)時是正確的,但是配置成單次模式時讀出的全是0,單次模式配置
    發(fā)表于 12-17 08:29

    自動化創(chuàng)建UI并解析數(shù)據(jù)

    *附件:32960_auto.rar備注:Main.vi是ui自動化2.1.vi,配置文件為32960.B.ini。 目前可以實現(xiàn)根據(jù)配置文件自動化創(chuàng)建控件并布局,且可以自動解析接收到的數(shù)據(jù)
    發(fā)表于 12-10 08:41

    SPI驅(qū)動ADS7953,配置成手動模式收的的數(shù)據(jù)全是0xff,怎么解決?

    配置SPI:CPOL=0; CPAH=0; MSB First;16bit ; NSS soft 配置ADS7953成手動模式:MOSI 發(fā)送數(shù)據(jù) 0x18c0,通道1,示波器觀察,
    發(fā)表于 12-09 07:41