chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

嵌入式源漏選擇性外延(Embedded Source and Drain Selective Epitaxy)

Semi Connect ? 來(lái)源:Semi Connect ? 作者:Semi Connect ? 2022-11-29 16:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

嵌入式源漏選擇性外延是指在 MOS 晶體管的源漏區(qū)域,選擇性地外延生長(zhǎng)一層原位摻雜的半導(dǎo)體單晶層(如摻雜的單晶硅或鍺硅)。這也是單軸應(yīng)變(Uniaxial Strain) 的應(yīng)用實(shí)例。因?yàn)槭褂们度胧皆绰┕に嚳梢允沟?MOS 場(chǎng)效應(yīng)晶體管性能顯著提升,包括開(kāi)態(tài)電流的增大和開(kāi)關(guān)速度的增加,故被廣泛用于邏輯集成電路 65nm 以下技術(shù)節(jié)點(diǎn)。目前在集成電路工業(yè)中,對(duì)于p-MOS 場(chǎng)效應(yīng)晶體管,嵌入式源漏工藝一般是指在源漏區(qū)域外延生長(zhǎng)一層p型摻雜(如硼等)的單晶鍺硅 SiGe;而對(duì)于 n-MoS 場(chǎng)效應(yīng)晶體管,一般是指指在源漏區(qū)域外延生長(zhǎng)一層n型摻雜(如磷、砷等)的單晶硅 Si 或碳化硅 SiC。

通常,選擇性外延是在低溫下進(jìn)行的。降低外延生長(zhǎng)溫度的一個(gè)方法是降低工藝過(guò)程中的壓力,目前減壓的外延生長(zhǎng)是在 40~100Torr 壓力下操作的,所需的工藝溫度約為 1000℃。當(dāng)工藝壓力進(jìn)一步降低到 0.01-0.02Torr 時(shí),操作的溫度可以降低到 750~800°C。產(chǎn)生的應(yīng)力大小除了與工藝參數(shù)和鍺等雜質(zhì)濃度的分布有關(guān),還與鍺硅與溝道不同的相對(duì)位置密切相關(guān)。

源漏選擇性外延一般采用氮化硅或二氧化硅作為硬掩模遮蔽層,利用刻蝕氣體抑制遮蔽層上的外延生長(zhǎng),僅在曝露出硅的源漏極區(qū)域?qū)崿F(xiàn)外延生長(zhǎng)。源漏選擇性外延工藝一般包括外延前預(yù)清洗、外延 SiCoNi 清洗、原位氫氣烘焙、選擇性外延生長(zhǎng)4個(gè)步驟。外延前預(yù)清洗一般在酸槽中進(jìn)行,采用氫氟酸 (HF)和 RCA 清洗表面氧化層和雜質(zhì);外延 SiCoNi 清洗用于去除自然氧化層;原位氫氣烘焙進(jìn)一步降低硅片表面的氧原子、碳原子含量;選擇性外延生長(zhǎng),即利用化學(xué)氣相外延方法,通入反應(yīng)氣體源,包括硅源(如 SiH4、SiH2CL2、Si2H6等)、鍺源(GeH4)、刻蝕氣體 (HCl、Cl2)、載流氣體(H2、N2)等,在硅片表面通過(guò)氣相化學(xué)反應(yīng)生長(zhǎng)外延層。

對(duì)于 p-MOS 器件的嵌入式鍺硅工藝,利用鍺、硅晶格常數(shù)的不同,在源漏區(qū)域外延生長(zhǎng)鍺硅(晶格常數(shù)大于硅)后,在MOS 器件的溝道區(qū)會(huì)產(chǎn)生單軸壓應(yīng)力,可以提升p-MOS 器件的空穴遷移率。在嵌入式鍺硅外延工藝開(kāi)發(fā)中,一方面應(yīng)通過(guò)外延工藝的優(yōu)化提高鍺硅的鍺含量和增大原位摻雜濃度,以獲得更高器件性能;另一方面還需要注意控制外延生長(zhǎng)過(guò)程中產(chǎn)生的各種缺陷,如生長(zhǎng)不均、晶格缺陷(如位錯(cuò)、堆疊缺陷)等。另外,隨著技術(shù)的發(fā)展,器件結(jié)構(gòu)的變化,嵌入式鍺硅外延工藝也發(fā)生著相應(yīng)的變化。早期平面 MOS 器件中嵌入式鍺硅外延傾向于采用∑形狀的結(jié)構(gòu),而隨著三維器件 FinFET 的出現(xiàn),鍺硅外延更傾向于采用“U”形結(jié)構(gòu)的源漏。

對(duì)于n-MOS 器件,源漏選擇性外延技術(shù)主要包括在源漏區(qū)域摻雜硅外延生長(zhǎng)和摻雜碳化硅外延生長(zhǎng)兩種技術(shù)。在n-MOs 器件中,通過(guò)摻雜硅在源漏區(qū)域的外延生長(zhǎng),可以提升源漏區(qū)域的硅表面水平位置,從而降低寄生電阻和后續(xù)硅化物產(chǎn)生的穿刺缺陷。為了進(jìn)一步提升器件的性能,源漏外延 SiC 技術(shù)被提出,即在n-MOs 器件的源漏區(qū)選擇性外延 SiC。 由于 SiC 晶格常數(shù)小于硅,將在n-MOS溝道區(qū)產(chǎn)生單軸張應(yīng)變,從而可以提高溝道電子的遷移率。但在實(shí)際工藝中,由于碳和硅的晶格常數(shù)相差較大,源漏外延 SiC 會(huì)導(dǎo)致出現(xiàn)外延缺陷過(guò)多、應(yīng)力釋放等問(wèn)題,因此該技術(shù)尚需進(jìn)一步研發(fā)。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 嵌入式
    +關(guān)注

    關(guān)注

    5152

    文章

    19676

    瀏覽量

    317713
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    10020

    瀏覽量

    141756
  • MOS
    MOS
    +關(guān)注

    關(guān)注

    32

    文章

    1358

    瀏覽量

    97083

原文標(biāo)題:嵌入式源漏選擇性外延(Embedded Source and Drain Selective Epitaxy)

文章出處:【微信號(hào):Semi Connect,微信公眾號(hào):Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    運(yùn)行在嵌入式系統(tǒng)上的emApps

    在當(dāng)今快節(jié)奏的嵌入式系統(tǒng)世界中,靈活性和適應(yīng)嵌入式系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。SEGGER推出了其最新創(chuàng)新:Embedded apps(emApps)應(yīng)用,類(lèi)似于手機(jī)上的應(yīng)用程序,可以運(yùn)行在
    的頭像 發(fā)表于 06-18 09:53 ?304次閱讀
    運(yùn)行在<b class='flag-5'>嵌入式</b>系統(tǒng)上的emApps

    擴(kuò)展結(jié)構(gòu)概述

    擴(kuò)展結(jié)構(gòu)(Source/Drain Extension,SDE)在控制 MOS 器件的短溝道效應(yīng)中起到重要作用。SDE(
    的頭像 發(fā)表于 05-27 12:01 ?285次閱讀
    <b class='flag-5'>源</b><b class='flag-5'>漏</b>擴(kuò)展結(jié)構(gòu)概述

    半導(dǎo)體選擇性外延生長(zhǎng)技術(shù)的發(fā)展歷史

    選擇性外延生長(zhǎng)(SEG)是當(dāng)今關(guān)鍵的前端工藝(FEOL)技術(shù)之一,已在CMOS器件制造中使用了20年。英特爾在2003年的90納米節(jié)點(diǎn)平面CMOS中首次引入了SEG技術(shù),用于pMOS/
    的頭像 發(fā)表于 05-03 12:51 ?2465次閱讀
    半導(dǎo)體<b class='flag-5'>選擇性</b><b class='flag-5'>外延</b>生長(zhǎng)技術(shù)的發(fā)展歷史

    高可靠嵌入式主板設(shè)計(jì)

    嵌入式系統(tǒng)已廣泛應(yīng)用于各個(gè)領(lǐng)域,從航空航天、醫(yī)療設(shè)備到工業(yè)控制和智能家居,其應(yīng)用范圍不斷擴(kuò)展。隨著應(yīng)用場(chǎng)景的日益復(fù)雜和關(guān)鍵,嵌入式系統(tǒng)的可靠變得至關(guān)重要。嵌入式主板作為系統(tǒng)的核心部件
    的頭像 發(fā)表于 03-25 15:11 ?503次閱讀
    高可靠<b class='flag-5'>性</b><b class='flag-5'>嵌入式</b>主板設(shè)計(jì)

    精電亮相MWC 2025及Embedded World 2025

    2025年3月,在全球科技舞臺(tái)聚光燈下,中國(guó)測(cè)試測(cè)量行業(yè)先進(jìn)企業(yè)普精電(RIGOL)接連亮相巴塞羅那世界移動(dòng)通信大會(huì)(MWC2025)與紐倫堡嵌入式展(Embedded World 2025),展示了其在通信、
    的頭像 發(fā)表于 03-17 09:36 ?570次閱讀

    坐標(biāo)德國(guó)紐倫堡,飛凌嵌入式亮相Embedded World 2025

    飛凌嵌入式連續(xù)第3年參加Embedded World,堅(jiān)持為全球產(chǎn)業(yè)上下游合作伙伴和客戶(hù)展示和推廣來(lái)自中國(guó)的嵌入式主控產(chǎn)品、動(dòng)態(tài)方案和應(yīng)用案例。
    的頭像 發(fā)表于 03-12 10:43 ?620次閱讀
    坐標(biāo)德國(guó)紐倫堡,飛凌<b class='flag-5'>嵌入式</b>亮相<b class='flag-5'>Embedded</b> World 2025

    3月11~13日,與飛凌嵌入式共赴德國(guó)紐倫堡embedded world 2025

    embedded world 2025國(guó)際嵌入式展覽會(huì),即將于3月11日~13日在德國(guó)紐倫堡會(huì)展中心盛大舉行。飛凌嵌入式將再度揚(yáng)帆出海,攜手全球嵌入式技術(shù)精英共赴這場(chǎng)科技盛宴
    的頭像 發(fā)表于 02-26 14:58 ?827次閱讀
    3月11~13日,與飛凌<b class='flag-5'>嵌入式</b>共赴德國(guó)紐倫堡<b class='flag-5'>embedded</b> world 2025

    AMD推出EPYC Embedded霄龍嵌入式8004系列處理器

    AMD近日正式推出了全新的EPYC Embedded霄龍8004系列處理器,為計(jì)算密集型嵌入式系統(tǒng)帶來(lái)了更加強(qiáng)勁的性能。
    的頭像 發(fā)表于 10-09 17:32 ?940次閱讀

    mos管極和極電流相等嗎

    MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)是一種廣泛使用的半導(dǎo)體器件,它在電子電路中扮演著開(kāi)關(guān)和放大器的角色。MOSFET由四個(gè)主要部分組成:極(Source)、極(Drain
    的頭像 發(fā)表于 09-18 09:58 ?2514次閱讀

    飛凌嵌入式受邀參加openEuler Embedded Meetup(廣州站)

    9月12日下午,由openEuler社區(qū)主辦的openEuler Embedded Meetup(廣州站)在華南理工大學(xué)舉行,此次交流會(huì)旨在深入探討嵌入式技術(shù)的最新趨勢(shì),加強(qiáng)產(chǎn)學(xué)研的交流與合作,吸引
    的頭像 發(fā)表于 09-13 09:45 ?1079次閱讀
    飛凌<b class='flag-5'>嵌入式</b>受邀參加openEuler <b class='flag-5'>Embedded</b> Meetup(廣州站)

    晶體管的極與極有什么區(qū)別

    在探討晶體管的極(Drain)與極(Source)的區(qū)別時(shí),我們首先需要明確晶體管的基本結(jié)構(gòu)和工作原理。晶體管,尤其是場(chǎng)效應(yīng)晶體管(FET),是一種通過(guò)控制輸入回路的電場(chǎng)效應(yīng)來(lái)控制
    的頭像 發(fā)表于 08-13 17:16 ?8924次閱讀

    聚焦嵌入式開(kāi)發(fā)中的合規(guī)工具、項(xiàng)目管理工具、版本迭代工具應(yīng)用

    ,就嵌入式開(kāi)發(fā)與管理領(lǐng)域的最新趨勢(shì)、工具選擇以及DevSecOps實(shí)踐應(yīng)用等方面展開(kāi)了深入探討。 本期對(duì)話(huà)龍智資深DevSecOps顧問(wèn)徐晨暉, 分享嵌入式開(kāi)發(fā)中的合規(guī)工具、項(xiàng)目管理
    的頭像 發(fā)表于 07-29 15:15 ?1088次閱讀

    嵌入SiGe應(yīng)變技術(shù)簡(jiǎn)介

    。它是通過(guò)外延生長(zhǎng)技術(shù)在嵌入SiGe 應(yīng)變材料,利用鍺和硅晶格常數(shù)不同,從而對(duì)襯底硅產(chǎn)生應(yīng)力,改變硅價(jià)帶的能帶結(jié)構(gòu),降低空穴的電導(dǎo)有效質(zhì)量。
    的頭像 發(fā)表于 07-26 10:37 ?2776次閱讀
    <b class='flag-5'>源</b><b class='flag-5'>漏</b><b class='flag-5'>嵌入</b>SiGe應(yīng)變技術(shù)簡(jiǎn)介

    嵌入SiC應(yīng)變技術(shù)簡(jiǎn)介

    區(qū)嵌入SiC 應(yīng)變技術(shù)被廣泛用于提高90nm 及以下工藝制程 NMOS 的速度,它是通過(guò)外延生長(zhǎng)技術(shù)在
    的頭像 發(fā)表于 07-25 10:30 ?1510次閱讀
    <b class='flag-5'>源</b><b class='flag-5'>漏</b><b class='flag-5'>嵌入</b>SiC應(yīng)變技術(shù)簡(jiǎn)介

    MOS管極和極是什么意思

    Source, S)和極(Drain, D)是兩個(gè)關(guān)鍵的電極,它們與柵極(Gate, G)共同構(gòu)成了MOS管的基本結(jié)構(gòu)。以下是對(duì)MOS管極和
    的頭像 發(fā)表于 07-23 14:21 ?1w次閱讀