1 前言

數(shù)模混合電路的設(shè)計(jì)，一直是困擾硬件電路設(shè)計(jì)師提高性能的瓶頸。眾所周知，現(xiàn)實(shí)的世界都是模擬的，只有將模擬的信號轉(zhuǎn)變成數(shù)字信號，才能方便做進(jìn)一步處理。模擬信號和數(shù)字信號的轉(zhuǎn)變是否實(shí)時(shí)、精確，是電路設(shè)計(jì)的重要指標(biāo)。除了器件工藝，算法的進(jìn)步會影響系統(tǒng)數(shù)模變換的精度外，現(xiàn)實(shí)世界中眾多干擾，噪聲也是困擾數(shù)模電路性能的主要因素。 本文通過Ansoft公司的“AD-Mix Signal Noise Design Suites” 數(shù)?；旌显肼?a target="_blank">仿真設(shè)計(jì)軟件對數(shù)?；旌显O(shè)計(jì)PCB進(jìn)行仿真，探索分析數(shù)模混合電路的噪聲干擾和優(yōu)化設(shè)計(jì)的途徑，以達(dá)到改善系統(tǒng)性能目的。

2 數(shù)?；旌显O(shè)計(jì)難點(diǎn)

在數(shù)?；旌显O(shè)計(jì)中，有效分辨干擾源、干擾對象以及干擾途徑，是分析數(shù)模混合設(shè)計(jì)干擾的基礎(chǔ)。

2.1 干擾源、干擾對象

通常電路中的模擬信號，由于電壓和電流隨時(shí)間變化而連續(xù)變化，在設(shè)計(jì)和調(diào)試中，需要同時(shí)控制這兩個(gè)變量的話，是比較困難的。他們對外部的干擾比較敏感，所以通常作為被干擾對象做分析。 數(shù)字信號相對于模擬信號而言，只有隨時(shí)間變化的量化后電壓成分，抗干擾能力較強(qiáng)。但是這類信號變化快，特別是邊沿變化速度極快，高頻諧波成分豐富，對外釋放能量，所以通常作為干擾源來分析。

作為干擾源的數(shù)字電路部分多采用CMOS工藝，從而導(dǎo)致數(shù)字信號輸入端極高的輸入電阻，通常在幾十千歐到上兆歐姆。這樣高的內(nèi)阻導(dǎo)致數(shù)字信號上的電流非常微弱，因而只有電壓有效信號在起作用，在數(shù)?；旌细蓴_分析中，這類信號可以作為電壓型干擾源，如CLK信號，Reset等信號。除了快速交變的數(shù)字信號，數(shù)字信號的電源管腳上，由于引腳電感和互感引起的同步開關(guān)噪聲（SSN），也是數(shù)?；旌想娐分写嬖诘闹匾活愲妷盒透蓴_源。此外，電路中還存在一些電流信號，特別是直流電源到器件負(fù)載之間的電源信號上有較大的電流，根據(jù)右手螺旋定理，電流信號周圍會感應(yīng)出磁場，進(jìn)而引起變化的電場，在分析時(shí)，直流電源作為電流型干擾源。

2.2 干擾路徑問題

無論電壓型還是電流型的干擾源，在耦合到被干擾對象時(shí)，既可能通過電路傳導(dǎo)耦合，也可能通過空間電磁場耦合，或者二者兼有。 然而一般的仿真分析工具，往往由于功能所限，只能分析其中一種。例如在傳統(tǒng)的SPICE電路仿真工具中，只考慮電路傳導(dǎo)型的干擾，并不考慮空間電磁場的耦合；而一般的PCB信號完整性（SI）分析工具，只考察空間電磁場耦合，將所有的電源、地都看作理想 DC 直流，不予分析考慮。耦合路徑提取的不完整，也是困擾數(shù)?；旌显肼暦治龅闹匾颉?/p>

2.3 電源、地的分割問題

數(shù)?；旌显O(shè)計(jì)中，電源和地的劃分，是業(yè)內(nèi)爭論的焦點(diǎn)。

傳統(tǒng)的設(shè)計(jì)中，數(shù)字和模擬部分被嚴(yán)格分開。然而隨著系統(tǒng)越來越復(fù)雜，數(shù)模電路集成度不斷提高。分割又會造成數(shù)字信號跨分割，信號回流不完整，進(jìn)而影響信號完整性。

另外，電源的分割還造成電源分配系統(tǒng)的阻抗過高；有人提出“單點(diǎn)連接”：還是做分割，但是在跨分割的信號下方單點(diǎn)連接以避免跨分割問題；但是如果數(shù)模之間信號很多，難于分開，這種“單點(diǎn)連接”也存在困難，因而又有人提出不分割，只是保持?jǐn)?shù)字和模擬部分不要交叉；還有一些資料介紹，在跨分割的信號旁邊包地線或者并聯(lián)電容，用來提供完整回流路徑。

電源、地平面分割

無論哪種方法，似乎都有一定道理，而且都有成功的先例，然而所有這些分割方案的有效性以及可能存在的問題，一直沒有檢驗(yàn)的標(biāo)準(zhǔn)。

2.4 模型問題

數(shù)?；旌想娐返姆抡妫€存在模型的問題。業(yè)界普遍接受的模擬電路仿真模型還是 SPICE 模型，數(shù)字電路信號完整性分析使用IBIS模型。多家EDA公司的仿真軟件已經(jīng)推出 支持多種模型的混合模型仿真器，然而擺在設(shè)計(jì)師案頭的主要困難是器件模型，特別是模擬器件模型很難得到。對于數(shù)字設(shè)計(jì)而言，時(shí)域的瞬態(tài)分析，即某一時(shí)間點(diǎn)上確定的電壓值，是仿真的主要手段，就像調(diào)試中的示波器那樣直觀。沒有精確的模型，瞬態(tài)分析就無法實(shí)現(xiàn)。然而對模擬設(shè)計(jì)，特別是噪聲分析，激勵(lì)源在時(shí)間軸上難于描述或很難預(yù)測，只知道他的頻率帶寬范圍和大致幅度，這時(shí)候我們通常會引入頻域掃頻分析，考察掃頻信號在關(guān)注點(diǎn)的變 化，如同頻譜分析儀的作用?；蛘吒纱嗳缇W(wǎng)絡(luò)分析儀（NA）那樣考察信號或噪聲通過的通道的頻域SYZ參數(shù)，進(jìn)而預(yù)測干擾發(fā)生的頻率和幅度。可見，數(shù)?；旌显肼暦治?，既需要支持混合模型的仿真器，也需要仿真器同時(shí)支持時(shí)域分析和頻域分析。

仿真模型

3 提高模數(shù)電路性能的關(guān)鍵

在解釋了數(shù)模混合電路仿真存在的主要困難后，下來我們來討論如何解決這些困難，從而仿真預(yù)測數(shù)模干擾進(jìn)而解決數(shù)模干擾的問題。 3.1 干擾源的創(chuàng)建 首先是干擾源的創(chuàng)建和設(shè)置。干擾源分為電壓型和電流型的干擾源，電壓型干擾源通常是數(shù)字信號本身以及數(shù)字電源管腳；電流型干擾源通常是 DC 電源。數(shù)字信號通常表現(xiàn)為周期性的方波脈沖信號，在信號與系統(tǒng)教程中我們知道，這類周期信號經(jīng)傅立葉變換后的頻譜，表現(xiàn)為高幅度的離散譜，這些頻譜會隨著頻率的提高而幅度降低，頻譜幅度與信號變化沿Tr, Tf以及占空比都有關(guān)系。

脈沖信號頻率

脈沖信號頻譜

數(shù)字電源管腳上的噪聲，通常由于同步開關(guān)噪聲（Simultaneous Switch Noise）引起，而同步開關(guān)噪聲又是由于晶元上 IO 到的電源和地管腳之間的引線電感造成的，這個(gè)電壓波動(dòng)會與電感大小和信號開關(guān)速度成正比，如下圖?，F(xiàn)在的大規(guī)模 IC 中，管腳更多，封裝更大，信號開關(guān)速度更快，因而 SSN 會更嚴(yán)重，對模擬信號的干擾也就越大。

對地干擾等效成電感模型

同步開關(guān)噪聲在時(shí)域上表現(xiàn)為幅度較小的隨機(jī)脈沖，頻譜為連續(xù)頻譜，頻譜的幅度不隨頻率改變而變化，只與噪聲大小有關(guān)?？梢?，要精確分析電壓型的干擾源的影響，必須精確描述出來他們的時(shí)域和頻域的特性，才能準(zhǔn)確分析。電源（VRM）作為電流型的干擾源，從直流來講，由于濾波電路和銅箔的電阻率，在 PCB上存在電流分布密度和直流壓降，整個(gè)壓降會影響模擬信號參考電位進(jìn)而影響模擬電路性能。從交流來講，整個(gè)電路上有源和無源器件作為電源負(fù)載，工作頻率不一樣，電流大小會隨頻率而變化，而即使負(fù)載不隨頻率變化，電源電流輸出也是隨頻率變化而變化的參數(shù)。

對這樣一種激勵(lì)和負(fù)載都變化且難以描述的傳輸系統(tǒng)，我們轉(zhuǎn)入考察電源通道的頻域SYZ 參數(shù)，特別是電源阻抗Z參數(shù)。我們估算出電源系統(tǒng)在工作頻率范圍內(nèi)的最大電流，只要確保電源阻抗足夠小，就能保證電源電壓波動(dòng)滿足指標(biāo)要求。例如下圖，系統(tǒng)最大負(fù)荷電流2A，電壓3.3V，要求電壓噪聲控制在 5％即 0.165V，那么從電源到負(fù)載處的阻抗只要低于82.5ohm，就能滿足系統(tǒng)要求。

電源到負(fù)載的阻抗

3.2耦合路徑提取

干擾源討論后，我們再看耦合途徑的提取。數(shù)?；旌显肼?，是通過電路傳導(dǎo)和電磁場耦合兩種方式對電路起作用的。

眾所周知，麥克思維方程和基爾霍夫電壓電流定律（KCL和KVL），構(gòu)成了解決傳統(tǒng)電學(xué)問題的基礎(chǔ)。20 世紀(jì)60年代伯克利SPICE 推出后，解決了利用計(jì)算機(jī)工程計(jì)算求解電路KCL和KVL方程的問題，因而如今的電路設(shè)計(jì)仿真可以利用計(jì)算機(jī)輔助做到前所未有的規(guī)模，在SPICE中，就可以分析噪聲通過電路傳導(dǎo)的影響。在電磁場計(jì)算領(lǐng)域，20世紀(jì)80年代出現(xiàn)的有限元法（FEM），特別是Ansoft公司推出的三維結(jié)構(gòu)分析工具HFSS（俗稱海飛絲），以其算法的先進(jìn)和精確，被作為電磁場計(jì)算的標(biāo)準(zhǔn)而聞名。然而三維有限元算法，由于工程計(jì)算量巨大，一直作為RF微波設(shè)計(jì)的工具。為了應(yīng)對 PCB上成百上千條網(wǎng)絡(luò)的電磁場計(jì)算，一些EDA公司開始簡化PCB電磁場求解的難度使用解析法，而數(shù)字電路對于求解精度要求并不高，這樣就出現(xiàn)了專門針對高速數(shù)字PCB仿真的信號完整性分析（SI）工具。然而由于解析法固有的局限性，無法考慮諸如跨分割、不完整電源地平面、非理想直流信號的影響，因此無法分析數(shù)?；旌细蓴_這樣對精度要求更高的電磁場計(jì)算。

近年來，Ansoft 推出了專門針對PCB的電磁場分析工具SIwave，考慮到 PCB縱向長度與信號波長之間相差懸殊，它使用2維有限元算法，既保證了精度，又大大降低求解難度。結(jié)合了Ansoft的SPICE 仿真器和 2 維有限元電磁場計(jì)算的優(yōu)勢，使得對數(shù)?；旌显肼曂暾詈下窂教崛『头治龀蔀榭赡?。

3.3分割問題

分割問題，一直是數(shù)?；旌想娐吩O(shè)計(jì)師的一個(gè)關(guān)注焦點(diǎn)。分割的目的，是為了提高數(shù)模之間的隔離度，使得數(shù)字部分干擾源的能量盡量少地傳遞到模擬信號端。然而分割又可能造成信號完整性，或者電源阻抗變化等問題。

關(guān)于這一點(diǎn)，單純的說分割或者不分割，單點(diǎn)連接還是提供回流路徑，都是不全面的。一方面，分割的目的是提高隔離度，只要不出現(xiàn)跨分割情況，可以做分割，然而不合理的層疊或?yàn)V波，反而會降低隔離度，分割沒有達(dá)到效果；另一方面，只要干擾源的噪聲幅度控制的足夠低，去耦濾波等策略合適，提高數(shù)模之間的隔離度達(dá)到一定要求，沒有必要做分割；

再有，跨分割不是絕對不能出現(xiàn)的，合理的層疊和去耦策略可以有效避免跨分割的影響。

4 仿真工具在數(shù)模混合設(shè)計(jì)中的應(yīng)用

Ansoft 公司的“AD-Mix Signal Noise Design Suites”數(shù)?；旌显肼暦抡嬖O(shè)計(jì)軟件包括：PCB全波整板級信號完整性/電源完整性及電磁兼容/電磁干擾仿真設(shè)計(jì)和參數(shù)抽取工具SIwave；Ansoft工具和其他CAD、EDA設(shè)計(jì)工具的接口AnsoftLinks；電路、系統(tǒng)和多層平面電磁場設(shè)計(jì)仿真工具Ansoft DesignerSI/Nexxim；此外，還可以選配三維結(jié)構(gòu)電磁場仿真和 EMC分析工具 Eminence。Ansoft 所有的工具都基于Windows 設(shè)計(jì)風(fēng)格，菜單和快捷鍵方式操作方便，可以直接從現(xiàn)有的電路設(shè)計(jì)軟件中導(dǎo)入Ansoft 的仿真軟件， 如Protel，PowerPCB，CR5000，Allegro，Boardstation和 Expedition。而且各個(gè)模塊數(shù)據(jù)通用，可以相互間直接調(diào)用。 4.1導(dǎo)入數(shù)據(jù)

仿真第一步，通過 Ansoft Links 導(dǎo)入 PCB數(shù)據(jù)到 SIwave，設(shè)置層疊材料特性和厚度信息。當(dāng)然層厚和材料可以在PCB工具中設(shè)定好，直接導(dǎo)入SIwave。

4.2設(shè)置數(shù)字信號電壓型干擾源

第二步，設(shè)置數(shù)字信號電壓干擾源。在Ansoft DesignerSI/Nexxim 中，我們把電路中快速變化的數(shù)字信號輸出模型調(diào)入，通常是IBIS模型。利用IBIS模型輸出端口中給出的Vref，Rref 和Cref參數(shù)，搭建激勵(lì)和負(fù)載電路做瞬態(tài)時(shí)域分析。把時(shí)域分析的結(jié)果輸出成頻譜參數(shù)并以表格方式輸出成文本文件，這個(gè)隨頻率變化幅度的掃頻源就作為數(shù)字信號端的干擾源進(jìn)行分析了。

4.3同步開關(guān)噪聲仿真

第三步、仿真同步開關(guān)噪聲。同步開關(guān)噪聲作為數(shù)字電源腳的電壓型干擾源，需要通過時(shí)域仿真確定噪聲的幅度。首先我們在SIwave中提取包括同步信號的輸出輸入端口，VRM電源輸出到IC 的VCC管腳上的端口的多端口 S 參數(shù)模型，并將該模型輸出到 Ansoft DesignerSI/Nexxim 中。有時(shí)候，器件VCC管腳可能不止一個(gè)，SIwave 提供了創(chuàng)建Pin Group的功能，可以將多個(gè)相同電平的管腳合成一個(gè)Pin Group，然后添加端口。在Ansoft DesignerSI/Nexxim 中，我們給所有的輸入輸出端口加上仿真模型，通常也是 IBIS 模型，在VRM電源輸出添加理想直流源，然后探測VCC管腳上的電壓波動(dòng)，這個(gè)波動(dòng)電壓就是SSN。需要指出的是，通常SSN包括PCB和封裝上耦合電感引起的電壓波動(dòng)，在這里仿真的只是由于PCB布線引起的部分，如果有IC封裝的S參數(shù)模型，我們可以仿真完整的SSN。

得到 SSN 的電壓后，就可以在SIwave中的VCC管腳上添加獨(dú)立的掃頻源做干擾分析了。所有干擾源確定后，我們就可以在SIwave中做掃頻分析，用戶可以在自己關(guān)心的位置，添加電壓探頭，輸出實(shí)際干擾大小波形，也可以將整個(gè)PCB的電壓波動(dòng)以動(dòng)畫方式反映。

4.4分析電流型干擾源

第四步，分析電流型干擾源。在 SIwave 中允許用戶添加電流型的干擾源，與電壓型干擾源類似，這個(gè)干擾源的幅度可以是不隨頻率變化的獨(dú)立源，也可以是隨頻率變化的，只要能夠給出變化特性。一般來講，我們可以對已知DC電流大小的電源處添加獨(dú)立電流源，分析他的電流分布密度和 DC 直流壓降。對于頻變的電流源，我們只能依靠在電源負(fù)載端添加端口，分析隨頻率變化的電源阻抗Z參數(shù)，來評估噪聲的大小。

4.5分析隔離度

第五步，分析隔離度。除了以上干擾分析外，SIwave 另外一個(gè)主要功能就是考察電源地的分割。在沒有有源器件模型，無法給出干擾源幅度的情況下，考察數(shù)模之間的隔離度，也是解決問題的一個(gè)好方法。在 SIwave 中，在干擾源和受干擾對象點(diǎn)分別添加端口，分析S參數(shù)，看看隔離情況是否良好。我們在 SIwave 中，做出一個(gè)12x10inch 的四層 PCB 例子，分別是頂層信號層，第二層電源，第三層 GND 和底層信號層，再分別模擬兩個(gè)點(diǎn)作為干擾源和被干擾對象，分析各種情況下的隔離度。

不分割時(shí)的隔離度

分割后的隔離度

單點(diǎn)連接時(shí)的隔離度

不分割，添加20個(gè)電容（10個(gè)47uF, 10個(gè)0.1uF）后的隔離度

對于跨分割對數(shù)字信號的影響，由于傳統(tǒng)的SI工具并不能分析，所以常常用設(shè)計(jì)規(guī)則來約束，致使很多情況布局布線困難，或者增加層厚和成本。SIwave 可以精確分析跨分割信號的傳輸和反射特性，確定分割到底對那個(gè)頻率的諧波有多大的作用。由于數(shù)字信號的頻譜離散特性，只要這個(gè)波動(dòng)頻點(diǎn)不在諧波處，就不會對信號有太大的影響。此外，我們在跨分割的兩個(gè)電源上PCB上添加去耦電容，也可以改變波動(dòng)頻點(diǎn)的位置，只要它落在數(shù)字信號的轉(zhuǎn)折頻率之外，也不會對信號有太大的影響。下圖是一個(gè)跨分割信號的 S11 和 S21 參數(shù)，添加去耦電容后的S11和S21參數(shù)比較。

添加電容前S11 和 S21 參數(shù)

添加電容后S11 和 S21 參數(shù)

5 小結(jié)

數(shù)?；旌显肼暤姆治觯且粋€(gè)復(fù)雜的問題，牽扯到電路求解和電磁場計(jì)算的問題，需要時(shí)域仿真和頻域仿真的協(xié)同分析。這里僅提出一點(diǎn)實(shí)踐中的經(jīng)驗(yàn)和體會，供大家討論以求共同進(jìn)步。電路的設(shè)計(jì)中沒有絕對一成不變的規(guī)則，必須針對問題，找到針對性的分析手段和解決方案，方能事半功倍。

審核編輯：湯梓紅