chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓級封裝Bump制造工藝關鍵點解析

半導體芯科技SiSC ? 來源:半導體芯科技SiSC ? 作者:半導體芯科技SiS ? 2023-03-24 17:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

來源:《半導體芯科技》雜志2/3月刊

作者:孫家遠,賀利氏技術方案工程師

射頻前端(RFFE)模組國內(nèi)外手機終端中廣泛應用。它將功率放大器(PA)、開關(Switch)、低噪聲放大器(LNA)、濾波器(Filter)、無源器件等集成為一個模組,從而提高性能,并減小封裝體積。然而,受限于國外專利以及設計水平等因素,國產(chǎn)濾波器的份額相當?shù)汀T谀K集成化的趨勢下,國內(nèi)射頻巨頭在布局和生產(chǎn)濾波器。聲學濾波器可分為聲表面濾波器和體聲波濾波器,其中聲表面濾波器可根據(jù)適用的頻率細分為SAW、TC-SAW和IHP-SAW。體聲波濾波器適用于較高的頻段,可細分為BAW、FBAR、XBAR等。無論是SAW(Surface Acoustic Wave filter)還是BAW(Bulk Acoustic Wave Filter),均是在晶圓級封測后以倒裝芯片的工藝貼裝在模組上。

在晶圓級封裝(WLP)工藝中,Bump制造是相當重要的一道工序,因此,本文將淺談濾波器晶圓級封裝中Bump制造的關鍵點。當前業(yè)內(nèi)常見的幾種SAW filter Wafer Bumping工藝如下:

1.通過打線工藝在晶圓的UBM(Under Bump Metal)上植金球。

2.通過鋼網(wǎng)印刷工藝在UBM上印刷錫膏,再經(jīng)過回流焊成球。

3.先在晶圓的UBM上印刷助焊劑,將錫球放到UBM上,再經(jīng)過回流焊完成植球。

pYYBAGQdcnKAY4csAAB4O_-RqhQ287.jpg

△圖1:球高。

本文重點介紹第二種工藝。通過對印刷錫膏方案的剖析發(fā)現(xiàn),在Bumping工藝中Bump的高度和共面度(同一顆芯片上Bump高度最大值最小值之差,差值越低越好)是最重要的關鍵指標(如圖1和圖2)。下面從鋼網(wǎng)的工藝和設計、錫膏的特性等方面進行分析。

poYBAGQdcnOAVYDZAABi59j67Ic024.jpg

△圖2:共面度。

鋼網(wǎng)印刷

鋼網(wǎng)印刷的目的是使錫膏材料通過特定的圖案孔沉積到正確的位置上。首先,將錫膏放到鋼網(wǎng)上,再用刮刀使其通過鋼網(wǎng)開孔沉積到焊盤上。鋼網(wǎng)與晶圓之間的距離(印刷間隙)、印刷角度、壓力、速度和膏體的流變特性是確保錫膏印刷的關鍵參數(shù)。一旦鋼網(wǎng)開孔被膏體填滿,脫模后膏體留在每個焊盤上,沉積在焊盤上的體積取決于鋼網(wǎng)的孔距和孔壁的質(zhì)量、焊盤的表面特性和膏體的流變性能。

pYYBAGQdcnSAbEjwAADOQXXfrk0965.jpg

△圖3:無納米涂層鋼網(wǎng)(Source: Laser Job)

鋼網(wǎng)的加工工藝與開孔設計

鋼網(wǎng)孔壁質(zhì)量、尺寸一致性、定位精度和鋼網(wǎng)生產(chǎn)成本是鋼網(wǎng)生產(chǎn)工藝的選擇標準??紤]到帶有Bump的濾波器是以倒裝芯片的工藝應用在前端射頻模組里,其特點是Bump的尺寸?。╞ump高度在50~100μm之間)、間距小、對Bump高度的一致性要求高(共面度在10μm以內(nèi))。為了滿足以上要求,業(yè)內(nèi)最常選用的是納米涂層鋼網(wǎng)和電鑄鋼網(wǎng)。

納米涂層鋼網(wǎng)的工藝是:在激光切割的基礎上對鋼網(wǎng)進行清洗,然后在鋼網(wǎng)內(nèi)壁進行打磨拋光以降低粗糙度,最后涂覆納米涂層。納米涂層使接觸角顯著增加,從而降低鋼網(wǎng)材料的表面能,有利于錫膏脫模。

poYBAGQdcnWAX6nlAADgw302764240.jpg

△圖4:納米涂層鋼網(wǎng)(Source: Laser Job)

電鑄鋼網(wǎng)的制作方法是:先在導電基板上用光刻技術制備模板,然后在阻膠膜周圍進行直流電鑄,最后從光刻膠孔上剝離。電鑄鋼網(wǎng)的質(zhì)量和印刷性能取決于光刻膠的靈敏度、所用光刻工具的類型、導電基材的光學性能和電鑄工藝。電鑄鋼網(wǎng)的開孔內(nèi)壁非常光滑(如圖5所示),其印刷脫模的表現(xiàn)也最好最穩(wěn)定。

pYYBAGQdcnWAQ3ftAAENWrLK6B8786.jpg

△圖5:電鑄鋼網(wǎng)孔壁(Source: Bon Mark)

小結一下,納米涂層鋼網(wǎng)的印刷表現(xiàn)略遜于電鑄鋼網(wǎng),其涂層在批量生產(chǎn)一段時間后可能會脫落,但是納米涂層鋼網(wǎng)的價格遠低于電鑄鋼網(wǎng);電鑄鋼網(wǎng)的側壁非常光滑,其印刷表現(xiàn)最好,是超細間距應用的最佳選擇,但電鑄鋼網(wǎng)的價格相當昂貴。鋼網(wǎng)的選擇取決于客戶對產(chǎn)品特性和成本的綜合考量。

開孔面積比

由于CTE不匹配會影響封裝的可靠性,符合高度要求的Bump在這方面會起到積極的作用。這就要求鋼網(wǎng)印刷過程可靠地沉積穩(wěn)定的錫膏量,以產(chǎn)生堅固的互連。錫膏從鋼網(wǎng)孔的釋放是由錫膏在鋼網(wǎng)孔側壁和晶圓焊盤之間的相互作用決定的。據(jù)文獻記載,為了從鋼網(wǎng)印刷中獲得良好的膏體釋放效率,模板開孔面積比[開孔面積比=開口面積/孔壁面積]應大于0.66。該比率限制了給定孔徑大小的模板厚度,并要求使用更薄的模板來印刷更細的間距。隨著鋼網(wǎng)制作工藝的提升,鋼網(wǎng)開孔的面積比可以適當降低,如圖6所示。

pYYBAGQdcneAOYEdAAHCt8uNIv8784.jpg

△圖6:鋼網(wǎng)開孔規(guī)則。

錫膏

錫膏是由焊粉和助焊劑均勻混合而成的膏體,其中錫球的形狀、顆粒大小、尺寸分布、氧化程度以及助焊劑載體的流變性能和配方體系,都對錫膏的印刷和回流性能起著重要作用。細間距印刷用的焊粉一直是賀利氏電子的優(yōu)勢,因為Welco?technology(一種在油介質(zhì)中分散熔融合金的制造技術)利用兩種不同介質(zhì)的表面張力存在差異的原理,用工藝配方控制粉末尺寸范圍,摒棄了傳統(tǒng)的網(wǎng)篩工序,避免了粉末顆粒因網(wǎng)篩而導致的形變(表面積變大)。再者,粉末在油介質(zhì)中得到充分保護,減少了粉末表面的氧化。Welco?焊粉搭配賀利氏獨特的助焊劑配方體系,使印刷錫膏的轉化率能夠得到保證。

poYBAGQdcniAY6fZAAERxiy_bMg453.jpg

△圖7:Welco焊粉SEM圖片。

當前市場上SAW/BAW濾波器的應用中常見的Bump高度為50-100μm,結合單個芯片的layout,即相鄰bump的最小間距,以及相鄰芯片的bump的最小間距,6號粉和7號粉錫膏是匹配的選擇。粒徑的定義是基于IPC的標準(如圖8),即6號粉有80%的焊粉粒徑分布在5-15μm的區(qū)間。

pYYBAGQdcnmARA_UAAEA-2aI6ik177.jpg

△圖8:IPC粒徑規(guī)格。

選擇合適粒徑的錫膏非常重要,助焊劑體系的選擇也是非常關鍵。因為一些SAW的IDT位置是裸露的,焊錫膏或助焊劑的飛濺都有可能影響IDT的信號和聲波之間的轉換。對此,賀利氏開發(fā)的AP5112和AP520系列產(chǎn)品在開發(fā)時均在飛濺方面做了深入的研究,從而盡可能避免飛濺問題。Bump中空洞的表現(xiàn)也是非常重要的質(zhì)量指標,尤其是在模組中經(jīng)過多次回流焊之后。

案例分享

應用:SAW filter 6 inch

鉭酸鋰晶圓(印刷測試以銅板代替鉭酸鋰晶圓)

Bump高度=72±8μm;共面度<10μm

鋼網(wǎng)開孔尺寸:130*140*50μm

錫膏:AP5112 SAC305 T6

印刷穩(wěn)定性是影響bump高度一致性的關鍵因素。印刷窗口的定義通常受印刷設備的能力、鋼網(wǎng)的加工工藝、產(chǎn)品設計等因素的影響,通常通過實驗驗證獲得。如圖9所示,6號粉錫膏的連續(xù)印刷表現(xiàn)優(yōu)異,沒有發(fā)現(xiàn)連錫和大小點的問題。Bump的高度數(shù)據(jù)能夠更好地說明。

poYBAGQdcnqAUKoaAAJ2EeKxc-0202.jpg

△圖9:印刷后。

在回流焊過程中,已印刷在UBM區(qū)域的錫膏逐步熔化,助焊劑流至焊錫四周,而焊料熔化后回流到UBM上并在界面之間形成金屬間化合物(Intermetallic layer),冷卻后形成一定高度的Bump。Bump的平均高度非??拷繕酥?,且標準差相對較小,如圖10和圖11所示。

pYYBAGQdcnuAd3h_AAD2-H5NpMU512.jpg

△圖10:Bump高度數(shù)據(jù)。

poYBAGQdcnuAFjgNAADa4dbQN5A495.jpg

△圖11:Bump高度標準差。

Bump高度的指標非常關鍵,Bump中的空洞也至關重要。在SAW filter上面的結果顯示,賀利氏的6號粉和7號粉具有良好的表現(xiàn),如圖12所示。

poYBAGQdcn2AV6DWAADgLA_qU-0698.jpg

△圖12:Bump void數(shù)據(jù)。

晶圓級封裝最終會以芯片級應用到系統(tǒng)封裝,即以倒裝芯片的工藝集成到模組里。在此過程中會經(jīng)歷多次回流焊工藝,那么回流焊之后bump內(nèi)部的空洞會發(fā)生怎樣的變化?對此,我們測試了3次回流焊之后bump內(nèi)部空洞的變化,結果如圖13所示。賀利氏的6號和7號粉錫膏。對應的Bump,在經(jīng)過3次回流焊之后仍然能夠保持在比較好的水平。

pYYBAGQdcn6AdDHtAAEHiHGVuag027.jpg

△圖13:多次回流焊后空洞變化的數(shù)據(jù)。

總結

本文簡單闡述了晶圓級封裝的關鍵技術點。賀利氏Welco焊粉和獨有的助焊劑配方體系能夠匹配SAW、BAW等濾波器的晶圓封裝需求。更深層次的技術細節(jié),如Bump高度的設計和球高與錫膏量的關系,敬請期待下一篇文章。不論是晶圓級封裝還是先進封裝賀利氏都能提供成熟的解決方案。

審核編輯黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 濾波器
    +關注

    關注

    162

    文章

    8138

    瀏覽量

    182052
  • 晶圓
    +關注

    關注

    53

    文章

    5163

    瀏覽量

    129790
  • 封裝
    +關注

    關注

    128

    文章

    8679

    瀏覽量

    145485
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    錫膏在封裝中容易出現(xiàn)什么問題?從工藝到設備全解析?

    錫膏在封裝中易遇印刷橋連 空洞、回流焊焊點失控、氧化、設備精度不足等問題。解決問題需平衡工藝參數(shù),同時設備也需要做精細調(diào)準。
    的頭像 發(fā)表于 07-03 09:35 ?373次閱讀
    錫膏在<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>中容易出現(xiàn)什么問題?從<b class='flag-5'>工藝</b>到設備全<b class='flag-5'>解析</b>?

    工藝到設備全方位解析錫膏在封裝中的應用

    封裝含扇入型、扇出型、倒裝芯片、TSV 等工藝。錫膏在植球、凸點制作、芯片互連等環(huán)節(jié)關鍵
    的頭像 發(fā)表于 07-02 11:53 ?425次閱讀
    從<b class='flag-5'>工藝</b>到設備全方位<b class='flag-5'>解析</b>錫膏在<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>中的應用

    什么是扇出封裝技術

    扇出封裝(FO-WLP)通過環(huán)氧樹脂模塑料(EMC)擴展芯片有效面積,突破了扇入型封裝的I/O密度限制,但其技術復雜度呈指數(shù)
    的頭像 發(fā)表于 06-05 16:25 ?924次閱讀
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>扇出<b class='flag-5'>封裝</b>技術

    扇出型封裝技術的工藝流程

    常規(guī)IC封裝需經(jīng)過將與IC封裝基板焊接,再將IC基板焊接至普通PCB的復雜過程。與之不同,WLP基于IC
    的頭像 發(fā)表于 05-14 11:08 ?750次閱讀
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術的<b class='flag-5'>工藝</b>流程

    封裝工藝中的封裝技術

    我們看下一個先進封裝關鍵概念——封裝(Wafer Level Package,WLP)。
    的頭像 發(fā)表于 05-14 10:32 ?658次閱讀
    <b class='flag-5'>封裝工藝</b>中的<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術

    封裝技術的概念和優(yōu)劣勢

    封裝(WLP),也稱為封裝,是一種直接在
    的頭像 發(fā)表于 05-08 15:09 ?643次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術的概念和優(yōu)劣勢

    提供半導體工藝可靠性測試-WLR可靠性測試

    隨著半導體工藝復雜度提升,可靠性要求與測試成本及時間之間的矛盾日益凸顯。可靠性(Wafer Level Reliability, WLR)技術通過直接在未
    發(fā)表于 05-07 20:34

    半導體制造流程介紹

    本文介紹了半導體集成電路制造中的制備、制造
    的頭像 發(fā)表于 04-15 17:14 ?697次閱讀
    半導體<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b>流程介紹

    深入探索:封裝Bump工藝關鍵

    實現(xiàn)芯片與外部電路電氣連接的關鍵結構。本文將深入解析封裝
    的頭像 發(fā)表于 03-04 10:52 ?2137次閱讀
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b><b class='flag-5'>Bump</b><b class='flag-5'>工藝</b>的<b class='flag-5'>關鍵</b>點

    詳解的劃片工藝流程

    在半導體制造的復雜流程中,歷經(jīng)前道工序完成芯片制備后,劃片工藝成為將芯片從上分離的
    的頭像 發(fā)表于 02-07 09:41 ?1596次閱讀
    詳解<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的劃片<b class='flag-5'>工藝</b>流程

    封裝技術詳解:五大工藝鑄就輝煌!

    和低成本等優(yōu)點,成為滿足現(xiàn)代電子產(chǎn)品小型化、多功能化和高性能化需求的關鍵技術。本文將詳細解析封裝
    的頭像 發(fā)表于 01-07 11:21 ?1652次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>技術詳解:五大<b class='flag-5'>工藝</b>鑄就輝煌!

    【「大話芯片制造」閱讀體驗】+ 芯片制造過程和生產(chǎn)工藝

    保護,并使其具備與外部交換電信號的能力。整個封裝流程包含五個關鍵步驟:圓鋸切、晶片附著、互連、成型以及封裝測試。 通過該章節(jié)的閱讀,學到了芯片的生產(chǎn)
    發(fā)表于 12-30 18:15

    半導體制造工藝流程

    半導體制造是現(xiàn)代電子產(chǎn)業(yè)中不可或缺的一環(huán),它是整個電子行業(yè)的基礎。這項工藝的流程非常復雜,包含了很多步驟和技術,下面將詳細介紹其主要的制造
    的頭像 發(fā)表于 12-24 14:30 ?3286次閱讀
    半導體<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>工藝</b>流程

    背面涂敷工藝的影響

    一、概述 背面涂敷工藝是在背面涂覆一層特定的材料,以滿足封裝過程中的各種需求。這種
    的頭像 發(fā)表于 12-19 09:54 ?620次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>背面涂敷<b class='flag-5'>工藝</b>對<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的影響

    詳解不同封裝工藝流程

    在本系列第七篇文章中,介紹了封裝的基本流程。本篇文章將側重介紹不同
    的頭像 發(fā)表于 08-21 15:10 ?2989次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b><b class='flag-5'>封裝</b>的<b class='flag-5'>工藝</b>流程