前言

2023 國際集成電路展覽會暨研討會（IIC Shanghai）在上海國際會議中心成功舉行，本次會議以“創(chuàng)新求變 堅定向前”為主題，聚焦“碳中和暨綠色能源”電子產業(yè)發(fā)展、中國 IC 設計成就、EDA/IP、MCU 技術與應用、高效電源管理及寬禁帶半導體技術、射頻與無線通信技術等領域。

在中國 IC 領袖峰會和 EDA/IP 與 IC 設計論壇上，Cadence EDA軟件技術銷售總監(jiān)耿曉杰、Cadence 產品技術銷售經理萬理，分別發(fā)表了主題為《Computational Software——智能系統(tǒng)設計之基石》和《大數據+AI 分析，Cadence JedAI 平臺啟動 EDA 發(fā)展新引擎》的精彩演講。

耿曉杰：

“Computational Software”

是智能系統(tǒng)設計之基石

在 IIC Shanghai 的中國 IC 領袖峰會上，耿曉杰分享了智能系統(tǒng)時代智能系統(tǒng)設計的復雜性，介紹了Cadence 通過卓越的計算軟件（Computational Software）技術為智能系統(tǒng)設計甚至更廣闊的領域提供的解決方案。

智能系統(tǒng)設計越來越復雜

耿曉杰表示，智能化正在改變我們的日常生活和工作，強大的智能系統(tǒng)有許多芯片，如集成 CPU 和 GPU 的 SoC、無線芯片、存儲器、ISP 芯片、電源管理芯片等等。

系統(tǒng)越來越復雜，尺寸越來越小，軟件堆棧也更加復雜。不同設備對系統(tǒng)層有不同的要求，如智能汽車要考慮空氣動力學、空氣聲學、熱管理、EMC/EMI 等，需要做很多仿真進行優(yōu)化。

智能系統(tǒng)運行時，硅和系統(tǒng)層上的智能層會生成大量數據，需要用 AI/ML 算法進行數據分析和學習來提供智能用戶體驗。這項工作可以在邊緣或云上完成。

設計智能系統(tǒng)復雜性取決于應用要求、智能水平、所用技術和集成水平。在硅層芯片設計階段需要做很多決定，高級節(jié)點有許多新的挑戰(zhàn)，3D-IC 或系統(tǒng)封裝也會增加復雜性。

系統(tǒng)層需要運行大量仿真來優(yōu)化性能，并考慮軟硬件的交互，以確保功能實現。所有這些會使設計智能系統(tǒng)的難度成倍增加。

超越傳統(tǒng) EDA 的智能系統(tǒng)設計

耿曉杰說，Cadence Intelligent System Design 戰(zhàn)略推動了公司核心 EDA 和 IP 業(yè)務的增長，其基礎是通過核心 EDA 和 IP 業(yè)務提供卓越的半導體器件設計。

Cadence 將計算軟件核心能力擴展到兩個新領域——系統(tǒng)創(chuàng)新和普遍智能，將 AI 和算法應用到核心業(yè)務和特定垂直領域。

數據爆炸、成本、機械和硅設計復雜性使AI計算需求不斷增加，Moore、CPU 和軟件性能擴展遇到了挑戰(zhàn)。Cadence 的戰(zhàn)略可以實現 EDA、系統(tǒng)設計、AI 的融合，貫穿設計跨越多個系統(tǒng)域應用。

人工智能為智能系統(tǒng)設計賦能

耿曉杰認為，AI 可為設計智能系統(tǒng)賦能，探索設計空間并提高工具自動化程度，用計算機能力更快做出最佳選擇，獲得更高質量。

傳統(tǒng)上，設計一個 PCB 要滿足 SI/PI 和熱剖面等要求，需要 10 個設計參數和更多可能值，要運行 10到 100 億次方仿真，耗時很長。之前只能憑經驗設置并進行仿真，不斷迭代，直到最佳設計或時間耗盡。

AI/ML 算法可根據以前的仿真和設計做出明智決策，實現更好的生產力。隨著迭代不斷驗證模型準確性，并細化模型，快速收斂，得到滿意的結果。

系統(tǒng)設計的未來

耿曉杰解釋說，EDA 數據涵蓋各種異構、結構化和非結構化信息，使存儲和處理 EDA 數據遇到了挑戰(zhàn)。

AI 驅動的流程是在開放、企業(yè)級、AI 驅動、大規(guī)模、云支持的數據分析環(huán)境中，對大量 EDA 數據進行優(yōu)化，可以大幅提高設計師生產潛力，讓 AI 同時處理 10 個設計，而不是一次處理一個。

他最后強調，芯片設計已進入高度集成、復雜、智能化階段，技術挑戰(zhàn)層出不窮。Computational Software 的強大能力將在更多行業(yè)中找到適用場景，在大幅提升生產力的同時，讓設計更具潛力。

萬理：

Cadence JedAI 平臺啟動 EDA 發(fā)展新引擎

在 EDA/IP 與 IC 設計論壇上，萬理分享了數據發(fā)展趨勢和挑戰(zhàn)，介紹了Cadence Joint Enterprise Data and AI（JedAI）平臺的架構、特點和優(yōu)勢。

數據爆炸推動 AI-Driven 設計和驗證工具

分析表明，到 2025 年，數據將增長至 180ZB，過去 10 年數據交互增加了 5000%；被分析的數據減少了 2%，而非結構化數據增加了 80%。趨勢是數據處理需要高性能、低功耗計算；數據分析則需要信息驅動決策；數據傳輸更需要高帶寬、低延遲連接；數據存儲要有高密度、成本有效的存儲。

萬理指出，在大規(guī)模 SoC 設計和驗證流程中，每天都會產生海量數據。Cadence JedAI 平臺可以幫助工程師從大量芯片設計和驗證數據中收集有用的智能化信息，為新一代 AI-Driven 設計和驗證工具打開了大門，從而極大地提高生產力，實現功耗、性能和面積（PPA）的最佳結果。

Cadence JedAI 平臺統(tǒng)一了旗下各種AI平臺的大數據分析，包括 Verisium 驗證、Cerebrus 實現和 Optimality 系統(tǒng)優(yōu)化，以及第三方硅生命周期管理系統(tǒng)。該平臺可以幫助用戶輕松管理設計復雜性越來越高的新興消費、超大規(guī)模計算、5G 通信、汽車電子和移動等應用。在使用 Cadence 模擬/數字/PCB 實現、驗證和分析軟件時，都可以通過這個平臺統(tǒng)一部署所有的大數據分析任務。

Cadence JedAI 為智能系統(tǒng)設計賦能

萬理認為，AI 正將生產力提升到新的水平，從手動設計到晶體管級設計，再到基于單元的設計和 IP 復用，基于 AI 的 EDA，每一步都有 10 倍生產力提升。

Cadence JedAI 平臺包括 AI 驅動的驗證、實施和系統(tǒng)分析三個部分，這一跨域大數據 EDA 平臺架構擁有高度可擴展、分布式、安全的基礎設施，以及針對 Cadence 工具優(yōu)化的開放行業(yè)標準用戶界面和腳本環(huán)境，有助于促進 AI 和分析部署，實現生產力倍增。

智能芯片設計的未來

據萬理介紹，利用新的基于機器 ML 的工具 Cadence Cerebrus 可以自動化擴展數字芯片設計，實現生產力和功耗、性能和面積的革命；獨特的強化 ML 能提供高達10倍的生產力和 20% 的 PPA 改進。

他最后表示，Cadence 的戰(zhàn)略是利用 AI 和數據分析、系統(tǒng)設計和分析，特別是核心 EDA 和 IP 推動跨多個領域創(chuàng)新，為實現普適智能、系統(tǒng)創(chuàng)新和卓越設計賦能。

審核編輯：湯梓紅