Vivado Schematic中的實(shí)線和虛線有什么區(qū)別？
Q：Vivado Schematic中的實(shí)線和虛線有什么區(qū)別？
A：以下圖為例：下面的schematic種，有實(shí)線也有虛線
但當(dāng)我們把整個to_bcd_i0都展開并定位到該FDRE時，顯示如下：
可以看到，顯示都是實(shí)線。
如果在schematic中觀察這兩個圖的差別，就很容易看出，顯示虛線是因?yàn)檫@個net還連到了其他地方，但并沒有在當(dāng)前的schematic中顯示出來，而實(shí)線則表示該net并未連接到其他地方，該schematic已經(jīng)顯示出了這個net的全部連接。
Q：Vivado Schematic可以直接定位到source code嗎？
A：在查時序報告時，很多工程師都希望能直接定位到源碼處，此時我們可以打開時序違例處的schematic中的cell，然后右鍵，就可以直接跳轉(zhuǎn)了。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA設(shè)計
+關(guān)注
關(guān)注
9文章
428瀏覽量
27353 -
Vivado
+關(guān)注
關(guān)注
19文章
835瀏覽量
68771
原文標(biāo)題：【Vivado那些事兒】Vivado Schematic中的實(shí)線和虛線有什么區(qū)別？
文章出處：【微信號：Open_FPGA，微信公眾號：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
ADS1298 RDATAC Opcode時，START到底是低還是高？
您好，1298的datasheet看到這有點(diǎn)糊涂了。
1、RDATAC Opcode時，START到底是低還是高？ 從時序圖上看實(shí)線是高、虛線是低，請問實(shí)線虛線
發(fā)表于 02-14 07:48
JAVA編程實(shí)例:虛線與實(shí)線
JAVA編程實(shí)例:虛線與實(shí)線 import java.awt.*;import javax.swing.*;public class LineDemo extends JFrame
發(fā)表于 12-06 12:36
self-cheack testcase與testbench有什么區(qū)別嗎？
小白入門求教
書中的self-cheack testcase與testbench有什么區(qū)別么？
或者說這兩個之間有聯(lián)系么？
實(shí)際問題：我自己寫出來一個NICE的協(xié)處理器擴(kuò)展，在vivado
發(fā)表于 08-12 06:59
PCB中plane和layer有什么區(qū)別?
在設(shè)計PCBLayout的時候，根據(jù)項(xiàng)目需要，要設(shè)計多層PCB，這時候需要添加“層”，以Altium Designer為例，所要添加的層有“Plane”和“Player”之分。那Plane和Player有什么區(qū)別呢？
發(fā)表于 11-13 15:29
?1.6w次閱讀
時序圖中的實(shí)線和虛線分別表示什么意思
message。虛線代表控制返回，一般可以省略。需要強(qiáng)調(diào)控制轉(zhuǎn)移地時候畫出。序列圖中的消息可分為基礎(chǔ)消息、自調(diào)用消息、回送消息。其中回送消息（也就是返回）是用虛線的，其余都是實(shí)線。
發(fā)表于 11-20 09:37
?13.5w次閱讀
Vivado HLS和Vitis HLS 兩者之間有什么區(qū)別
Vivado HLS 2020.1將是Vivado HLS的最后一個版本，取而代之的是VitisHLS。那么兩者之間有什么區(qū)別呢？ Default User Control Setti
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別？
Vivado Schematic中的實(shí)線和虛線有什么區(qū)別
工商網(wǎng)監(jiān)
評論