10.8.3 體硅微加工工藝∈《集成電路產業(yè)全書》
Bulk-Si Micromachining Technology
審稿人：北京大學 王瑋
審稿人：北京大學 張興 蔡一茂
https://www.pku.edu.cn
10.8 集成微系統(tǒng)技術
第10章 集成電路基礎研究與前沿技術發(fā)展
《集成電路產業(yè)全書》下冊
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯系本站處理。
舉報投訴
-
集成電路
+關注
關注
5441文章
12341瀏覽量
371519
發(fā)布評論請先 登錄
相關推薦
熱點推薦
集成電路制造中薄膜刻蝕的概念和工藝流程
薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝：若將薄膜淀積視為 “加法工藝”（通過材料堆積形成薄膜），則薄膜刻蝕可稱為 “減法工藝”（通過材料去除實現圖形化）。通過這一 “減”
中國集成電路大全 接口集成電路
資料介紹本文系《中國集成電路大全》的接口集成電路分冊，是國內第一次比較系統(tǒng)地介紹國產接口集成電路的系列、品種、特性和應用方而知識的書籍。全書共有總表、正文和附錄三部分內容。總表部分列有
發(fā)表于 04-21 16:33
概倫電子集成電路工藝與設計驗證評估平臺ME-Pro介紹
ME-Pro是概倫電子自主研發(fā)的用于聯動集成電路工藝與設計的創(chuàng)新性驗證評估平臺，為集成電路設計、CAD、工藝開發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個共用平臺。
最全最詳盡的半導體制造技術資料，涵蓋晶圓工藝到后端封測
的工藝模型概況，用流程圖將硅片制造的主要領域連接起來；具體講解每一個主要工藝；集成電路裝配和封裝的后部工藝概況。此外，各章為讀者提供了關于質量測量和故障排除的問題，這些都是會在硅片制造
發(fā)表于 04-15 13:52
CMOS集成電路的基本制造工藝
本文主要介紹CMOS集成電路基本制造工藝，特別聚焦于0.18μm工藝節(jié)點及其前后的變化，分述如下：前段工序（FrontEnd）；0.18μmCMOS前段工序詳解；0.18μmCMOS后段鋁互連
集成電路產業(yè)新地標 集成電路設計園二期推動產業(yè)創(chuàng)新能級提升
在2025海淀區(qū)經濟社會高質量發(fā)展大會上，海淀區(qū)對18個園區(qū)（樓宇）的優(yōu)質產業(yè)空間及更新改造的城市高品質空間進行重點推介，誠邀企業(yè)來海淀“安家”。2024年8月30日正式揭牌的集成電路設計園二期就是
硅集成電路技術的優(yōu)勢與挑戰(zhàn)
硅作為半導體材料在集成電路應用中的核心地位無可爭議，然而，隨著科技的進步和器件特征尺寸的不斷縮小，硅集成電路技術正面臨著一系列挑戰(zhàn)，本文分述如下：1.
等離子體蝕刻工藝對集成電路可靠性的影響
隨著集成電路特征尺寸的縮小，工藝窗口變小，可靠性成為更難兼顧的因素，設計上的改善對于優(yōu)化可靠性至關重要。本文介紹了等離子刻蝕對高能量電子和空穴注入柵氧化層、負偏壓溫度不穩(wěn)定性、等離子體誘發(fā)損傷、應力遷移等問題的影響，從而影響
集成電路工藝中的金屬介紹
本文介紹了集成電路工藝中的金屬。 集成電路工藝中的金屬 概述 在芯片制造領域，金屬化這一關鍵環(huán)節(jié)指的是在芯片表面覆蓋一層金屬。除了部分起到輔助作用的阻擋層和種子層金屬之外，在
集成電路封裝基板工藝詳解(68頁PPT）
共讀好書歡迎掃碼添加小編微信掃碼加入知識星球，領取公眾號資料
原文標題：集成電路封裝基板工藝詳解(68
集成電路封裝基板工藝詳解(68頁PPT）
共讀好書歡迎掃碼添加小編微信掃碼加入知識星球，領取公眾號資料
原文標題：集成電路封裝基板工藝詳解(68
工商網監(jiān)
評論