前言

隨著數(shù)字電路高帶寬、高速率發(fā)展，反射、串?dāng)_、抖動等信號完整性問題愈加嚴(yán)重，包含PCB傳輸線、過孔、連接器、線纜在內(nèi)的所有傳輸鏈路器件都有著不可忽略的影響。嚴(yán)格控制每個部件的信號質(zhì)量是確保全鏈路正常傳輸?shù)挠行侄?。然而，對于大批量生產(chǎn)的工廠而言，要在有限的時間內(nèi)把控所有產(chǎn)品的信號質(zhì)量、分析產(chǎn)品問題并優(yōu)化產(chǎn)品性能，這具有非常大的挑戰(zhàn)。

本文闡述了利用MeasureExpert工具結(jié)合矢量網(wǎng)絡(luò)分析儀的方法，對可大批量生產(chǎn)的PCB進(jìn)行快速測試并分析其信號傳輸性能，能夠幫助工程師快速判斷產(chǎn)品是否合規(guī)，精確分析產(chǎn)品失效原因，進(jìn)而提高優(yōu)化效率。

矢量網(wǎng)絡(luò)分析儀校準(zhǔn)

PCB的信號傳輸特性能否正確表征與測試儀器精度相關(guān)。網(wǎng)絡(luò)分析儀測試過程中的誤差主要分為系統(tǒng)誤差、隨機(jī)誤差和漂移誤差。系統(tǒng)誤差主要由儀表內(nèi)部測試裝置的不理想導(dǎo)致，不隨時間變化，可重現(xiàn)；隨機(jī)誤差是隨時間變化，不可預(yù)測的，主要由儀表內(nèi)部噪聲造成；而漂移誤差主要是由于溫度變化造成的性能漂移。這些誤差會嚴(yán)重影響測試精度，因此需要做儀器校準(zhǔn)。校準(zhǔn)原理即是對已知參數(shù)的校準(zhǔn)器件進(jìn)行測量，獲得誤差模型，基于此誤差模型進(jìn)行計算進(jìn)而去除誤差的影響。

MeasureExpert校準(zhǔn)方式包含機(jī)械校準(zhǔn)和電子校準(zhǔn)，校準(zhǔn)流程化。

圖 1

矢量網(wǎng)絡(luò)分析儀校準(zhǔn)流程

批量化的Delta L測試

1.Delta L去嵌原理

通道的損耗是影響高速I/O信號傳輸性能的重要因素，損耗測量會引入探針/SMA、焊盤、過孔等影響，這對于管控PCB傳輸線損耗，分析相關(guān)材料屬性是一大難題。

Delta L是一種操作簡單、精度高的去嵌方法。首先設(shè)計兩條只有長度不同的傳輸線，長度為L2的短線B插損值ILB = IL(fixture)+ ILL2 + IL(fixture)，長度為L1的長線A插損值ILA = IL(fixture)+ ILL1 + IL(fixture)，然后對長短線做相關(guān)數(shù)學(xué)運(yùn)算，獲得單位長度傳輸線的插損值：IL / unit= (ILA-ILB) / (L1-L2)。由于過孔會導(dǎo)致多重反射，進(jìn)而影響去嵌精度問題，因此L2和L1-L2的長度不宜太短。

圖2

Delta L去嵌

2.Delta L屬性配置和產(chǎn)品信息編輯

MeasureExpert支持Intel Delta-L 4.0版本，測試類型可選2L和3L，判決標(biāo)準(zhǔn)可自定義設(shè)置，結(jié)果將自動判斷pass/fail，如圖3a。客戶信息、產(chǎn)品型號、序列號、批次號、測試溫度、操作員信息可依次鍵入, 如圖3b。

圖 3a

SAT配置界面

圖3b

產(chǎn)品信息編輯

3.Delta L測試結(jié)果顯示和報告輸出

屬性配置完成后，快速連接PCB，圖4a是3L(2inch,5inch,10inch)的測試結(jié)果顯示，主要分為3部分。測試曲線分別包含去嵌前損耗、去嵌后損耗、去嵌后每inch的損耗以及對應(yīng)損耗擬合值和不確定度。測試狀態(tài)框顯示整體結(jié)果，若是Fail會顯示是由IL還是不確定導(dǎo)致的，本案例結(jié)果顯示PASS。圖4a下方是細(xì)節(jié)部分，顯示各判決頻點(diǎn)下IL值、擬合IL值、不確定度、是否pass的結(jié)果等。結(jié)果可導(dǎo)出csv報告, 如圖表4b顯示。

圖 4a

Delta L測試結(jié)果顯示

圖表 4b

Delta L測試輸出報告

批量化的TDR測試

隨著速率升高，信號邊沿變得更陡，阻抗失配以及反射變得越來越嚴(yán)重。分析信號傳輸不僅需要關(guān)注頻域性能，時域也是不可缺少的。

1.TDR屬性配置

TDR屬性配置如圖5所示。首先輸入測試的層數(shù)，傳輸線信息；然后配置阻抗判決標(biāo)準(zhǔn)（阻抗基準(zhǔn)值、判斷范圍、取值區(qū)間、極值或均值判斷）、夾具可選擇性去除，對于只關(guān)注傳輸線阻抗而言，建議移除夾具，阻抗判決的取值區(qū)間將只覆蓋傳輸線而不會誤加入夾具阻抗進(jìn)行判斷，上升沿時間可在TDR option設(shè)置。

圖 5

TDR屬性配置

2.TDR測試結(jié)果顯示和報告輸出

這是上升沿為15ps(10%~90%的)傳輸線測試結(jié)果，紅點(diǎn)是起止點(diǎn)，黑點(diǎn)表示移除的位置，從這個結(jié)果來看，傳輸線40%~70%的區(qū)間阻抗最大和最小值都滿足阻抗85ohm+-10%的要求，因而PASS。

圖6a

TDR測試結(jié)果

圖6b

TDR報告輸出

總結(jié)

芯和半導(dǎo)體的MeasureExpert工具搭載矢量網(wǎng)絡(luò)分析儀可實現(xiàn)自動化測試和批量化數(shù)據(jù)分析，內(nèi)容覆蓋了頻域和時域。針對批量化的PCB，本文主要介紹了Delta L測試和TDR測試。Delta L測試連接快速，操作簡單，去嵌精度高，結(jié)果可得到單位長度傳輸線損耗值。TDR測試從時域上分析傳輸線性能，阻抗曲線可清晰顯示不同位置阻抗值。整體測試流程化，操作便捷且能節(jié)省大量的時間。

關(guān)于芯和半導(dǎo)體EDA

芯和半導(dǎo)體提供“半導(dǎo)體全產(chǎn)業(yè)鏈仿真EDA解決方案”，是新一代智能電子產(chǎn)品中設(shè)計高頻/高速電子組件的重要工具，擁有領(lǐng)先的2.5D/3D Chiplet先進(jìn)封裝設(shè)計分析全流程的EDA平臺。產(chǎn)品涵蓋三大領(lǐng)域：：

芯片設(shè)計：匹配主流晶圓廠工藝節(jié)點(diǎn)，支持定制化PDK構(gòu)建需求，內(nèi)嵌豐富的片上器件模型，幫助用戶快速精準(zhǔn)地實現(xiàn)建模與寄生參數(shù)提取。

封裝設(shè)計：集成多類封裝庫，提供通孔、走線和疊層的全棧電磁場仿真工具，為2.5D/3DIC先進(jìn)封裝打造領(lǐng)先的統(tǒng)一仿真平臺，提高產(chǎn)品開發(fā)和優(yōu)化效率。

系統(tǒng)設(shè)計：基于完全自主產(chǎn)權(quán)的EDA仿真平臺，打通整機(jī)系統(tǒng)建模-設(shè)計-仿真-驗證-測試的全流程，助力用戶一站式解決高速高頻系統(tǒng)中的信號完整性、電源完整性、熱和應(yīng)力等設(shè)計問題。

關(guān)于芯和半導(dǎo)體

芯和半導(dǎo)體是一家從事電子設(shè)計自動化（EDA）軟件工具研發(fā)的高新技術(shù)企業(yè)，以仿真驅(qū)動設(shè)計，提供覆蓋IC、封裝到系統(tǒng)的具備完全自主知識產(chǎn)權(quán)的全產(chǎn)業(yè)鏈 EDA 解決方案，支持先進(jìn)工藝與先進(jìn)封裝，致力于賦能和加速新一代高速高頻智能電子產(chǎn)品的設(shè)計，已在5G、智能手機(jī)、物聯(lián)網(wǎng)、人工智能和數(shù)據(jù)中心等領(lǐng)域得到廣泛應(yīng)用。

芯和半導(dǎo)體自主創(chuàng)新的下一代集成無源器件IPD平臺，以高集成、高性能、小型化為特色，為移動終端、IoT、HPC、汽車電子等客戶提供系列集成無源芯片，累計出貨量超20億顆，并被 Yole 評選為全球IPD 濾波器的主要供應(yīng)商之一。

芯和半導(dǎo)體創(chuàng)建于2010年，運(yùn)營及研發(fā)總部位于上海張江，在蘇州、武漢、西安設(shè)有研發(fā)分中心，在美國硅谷、北京、深圳、成都、西安設(shè)有銷售和技術(shù)支持部門。如欲了解更多詳情，敬請訪問www.xpeedic.com。

審核編輯：湯梓紅