看到文章的標(biāo)題，我猜您也許會(huì)覺得反相器很簡(jiǎn)單，但其實(shí)反相器是所有數(shù)字設(shè)計(jì)的基本核心單元。下面就來考考您能回答到第幾層問題。

第一層：您能畫出反相器的symbol嗎?

肯定沒問題，否則請(qǐng)出門左轉(zhuǎn)，一定是走錯(cuò)場(chǎng)子了...

第二層：您能畫出反相器的晶體管級(jí)電路圖嗎？

應(yīng)該沒問題，否則同上...

第三層：您能畫出反相器的版圖嗎？

下圖是量產(chǎn)工藝庫里面一個(gè)最小反相器真實(shí)的版圖：

第四層：您能畫出反相器的工藝橫截面圖嗎？

橫截面示意圖如下，應(yīng)屆生面試時(shí)特別容易考這個(gè)問題，而且會(huì)擴(kuò)展出讓你畫閂鎖效應(yīng)等效電路圖等進(jìn)一步問題，需要仔細(xì)了解。下圖顯示的是：在P型襯底中有一塊N阱，PMOS管長(zhǎng)在N阱中，NMOS管長(zhǎng)在P襯底中，紅色為poly層，綠色為VIA0或者M(jìn)1層繞線。

第五層：您知道反相器的傳輸延時(shí)在STA中是如何得到的嗎？

這些傳輸延時(shí)（簡(jiǎn)稱delay）都是通過庫里面的查找表得到的，這些查找表是通過對(duì)標(biāo)準(zhǔn)單元進(jìn)行建模，然后利用模型進(jìn)行掃描仿真得到一個(gè)查找表，方便STA時(shí)使用。對(duì)于標(biāo)準(zhǔn)單元延遲時(shí)間的建模模型，需要特別了解的有兩類，一類是基于電壓源的NLDM（Non-Linear Delay Model），另一類是基于電流源的CCS模型（Composite Current Source）。

NLDM模型

NLDM模型的驅(qū)動(dòng)端和接收端的模型如下：

通過改變輸入信號(hào)轉(zhuǎn)化時(shí)間（Input Transition）和輸出負(fù)載（Output Load），仿真得到標(biāo)準(zhǔn)單元（簡(jiǎn)稱stdcell）delay值的查找表，存在標(biāo)準(zhǔn)單元庫（.lib）中，如下圖所示，查找表中一般有index1（Input Transition或者slew）和index2 （Output Load）兩個(gè)維度，其中：index1是縱坐標(biāo)，index2是橫坐標(biāo)。那如果Input Transition的值，或者Output Load的值不在查找表中，工具會(huì)通過插值運(yùn)算來計(jì)算出delay值。

NLDM模型的前提假設(shè)是接收端負(fù)責(zé)為純電容性負(fù)載，但是隨著集成電路尺寸的縮小，繞線電阻變得不容忽視，這種模型的誤差也會(huì)變大。另外一點(diǎn)是因?yàn)樵谏顏單⒚坠に嚕@線串?dāng)_引起的噪聲影響越來越大，需要新的模型來更精確地來模擬噪聲。CCS模型就是因此而引入的。

CCS模型

CCS模型的驅(qū)動(dòng)端和接收端的模型如下，與NLDM不同的是，在驅(qū)動(dòng)端采用電流源代替了電壓源，在接收端采用兩個(gè)電容，其中一個(gè)模擬近端的負(fù)載電容（C1），它的充放電速度快，另一個(gè)模擬的是遠(yuǎn)端的電容（C2），它的充放電速度慢，這樣能夠進(jìn)一步提高上升和下降波形的精確度。

CCS模型在.lib中是以離散波形的形式存在的，如下圖所示 ：

從精度上來說，NLDM模型跟SPICE模型的誤差在正負(fù)5%左右，而CCS模型跟SPICE模型的誤差能達(dá)到正負(fù)2%。

第六層：您知道反相器的延時(shí)的計(jì)算公式嗎？

一般反相器可以等效為下面的開關(guān)電阻電容模型，當(dāng)輸入為低電平時(shí)，NMOS管斷開，PMOS管等效為一個(gè)電阻Rp，而當(dāng)輸入為高電平時(shí)，PMOS斷開，NMOS等效為一個(gè)電阻Rn。

為了簡(jiǎn)化運(yùn)算，我們暫時(shí)假設(shè)輸入信號(hào)高低轉(zhuǎn)換的時(shí)間為零，即為一個(gè)階躍響應(yīng)（實(shí)際上不可能，所以才需要考慮Input Transition），那么對(duì)于輸出Vout來說，它從低到高的傳輸延時(shí)tpLH其實(shí)是電源VDD經(jīng)過Rp對(duì)輸出電容CL的充電時(shí)間。類似地，從高到低的傳輸延時(shí)tpHL其實(shí)是電容CL經(jīng)過Rn對(duì)地的放電時(shí)間。公式如下：（如果對(duì)公式中0.69這個(gè)值不解，可以在公眾號(hào)發(fā)消息給我）

那么問題又來了，怎樣才能盡量保證下降和上升延遲一樣呢？這一點(diǎn)對(duì)于時(shí)鐘樹上的clock inverter 和clock buffer尤為重要。通過上面的公式可以知道，方法就是讓Rp和Rn盡量一致，由于PMOS管是利用空穴傳輸電流，而NMOS是利用電子傳輸電流，它們的遷移率是不同的，為了讓Rp = Rn, 一般需要PMOS管的寬長(zhǎng)比（Wp/Lp）是NMOS管（Wn/Ln）的2-3倍。

第七層：您知道反相器的SPICE模型嗎？

從前面的內(nèi)容可以看出，衡量stdcell delay模型的好壞，其中一個(gè)指標(biāo)是與SPICE模型的誤差，那我們來看看一個(gè)標(biāo)準(zhǔn)單元庫中最小尺寸反相器的SPICE模型：

它僅僅由一個(gè)NMOS管（nch_mac）和一個(gè)PMOS管（pch_mac）組成，它們的溝道長(zhǎng)度都為30nm，寬度分別為400nm和520nm，容易看出，這個(gè)反相器在上升下降延遲上可能會(huì)有一定差別。那具體nch_mac和pch_mac的模型就更復(fù)雜了，模擬電路設(shè)計(jì)工程師需要特別關(guān)注，但是作為數(shù)字電路設(shè)計(jì)，不必深究，不過需要知道MOS管大致工作的幾個(gè)區(qū)域，比如線性區(qū)（resistive，功能等效為電阻），飽和區(qū)（saturated），以及截止區(qū)（off）。下圖中的反相器輸入輸出傳輸特性曲線上標(biāo)出了不同輸入電壓下NMOS和PMOS的工作狀態(tài)，有興趣可以深究，在這里就不繼續(xù)挖了。

總結(jié)

一個(gè)簡(jiǎn)單的反相器能體現(xiàn)出數(shù)字前端和后端設(shè)計(jì)中很多方面的知識(shí)，遠(yuǎn)遠(yuǎn)不止上面七個(gè)問題而已。這篇文章想重點(diǎn)介紹的是，STA所用到的標(biāo)準(zhǔn)單元庫中stdcell delay值是怎么計(jì)算出來的，以及兩種stdcell delay模型（NLDM和CCS）相關(guān)概念。