chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

突破信號完整性分析瓶頸:3步輕松駕馭PCB設計 三個步驟解決信號完整性分析的瓶頸問題

是德科技KEYSIGHT ? 來源:是德科技 ? 作者:是德科技 ? 2023-07-12 07:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

信號完整性分析越來越重要

芯片和電子產品一直都在向小型化、高度集成化以及高速化的方向發(fā)展,可產品的研發(fā)周期卻越來越緊迫。這對工程師們來說是一個巨大的考驗。

無論是數(shù)據(jù)中心的產品、還是汽車和工業(yè)設備,甚至是我們日常使用的消費電子產品,它們的信號速率都在迅猛攀升!

看看下面這張圖,PCIe6.0的速率已經達到了56Gbps,USB4達到了40Gbps,并行總線DDR5也達到了驚人的6.4Gbps,同時,高速總線的調制模式也從以往的NRZ發(fā)展到了PAM4甚至更高階的調制技術。

還有一些新型總線的出現(xiàn),比如CCIX, GenZ,CXL等等。這些變化給工程師們帶來了前所未有的挑戰(zhàn),也使得信號完整性分析變得比以往更加重要。

3d705d74-2043-11ee-962d-dac502259ad0.svg

3d826208-2043-11ee-962d-dac502259ad0.png

3d705d74-2043-11ee-962d-dac502259ad0.svg

3da739ca-2043-11ee-962d-dac502259ad0.png

信號完整性是信號傳輸?shù)囊粋€綜合指標,它涵蓋了發(fā)送端、接收端以及傳輸路徑中的PCB連接器、線纜或其他無源器件對信號的影響。各種總線協(xié)議都對這些部分有相應的定義,例如PCIe總線。

下圖展示了PCIe6.0規(guī)范中對各個部分插入損耗的定義。無論是進行仿真還是測試,都需要確保滿足這一標準。

3db89418-2043-11ee-962d-dac502259ad0.png

PCIe6.0 InsertionLoss

3dc9f6fe-2043-11ee-962d-dac502259ad0.png

下面這張圖展示了在USB4和Thunderbolt3.0規(guī)范中定義的傳輸通道的回波損耗。同樣地,在OIF規(guī)范中,我們也可以找到插入損耗、回波損耗等等的明確定義。這些標準為我們的工程師在設計過程中提供了寶貴的參考依據(jù)。

3e0c7cae-2043-11ee-962d-dac502259ad0.png

Thunderbolt3.0 and USB4 Return Loss

3e187a04-2043-11ee-962d-dac502259ad0.png

CEI-28G-SR Channel Insertion Loss

3e3935aa-2043-11ee-962d-dac502259ad0.png

一般來說,當我們分析信號完整性時,我們會關注眼圖、時序、阻抗、插入損耗、回波損耗、串擾等等因素。但隨著信號速率的不斷提高和傳輸方式的多樣化,信號完整性分析的指標也變得更加多樣化。在原來的基礎上我們還需要考慮ICN、ICR、COM、ILD、BER等等指標。這無疑給信號完整性工程師增加了很大的工作量。

在高速數(shù)字電路設計中,硬件工程師通常會將設計交給信號完整性工程師進行分析,他們通過詳盡復雜的分析來發(fā)現(xiàn)潛在問題和隱患。盡管現(xiàn)如今的信號完整性分析工具功能強大且高效,能夠節(jié)省大量時間,但整個信號完整性仿真過程仍然是相當耗時的。

此外,信號完整性工程師在公司中的數(shù)量通常比硬件工程師少得多,這導致信號完整性分析成為整個設計流程的一個瓶頸。

3e63af1a-2043-11ee-962d-dac502259ad0.png

為了突破性能驗證的瓶頸,是德科技在今年初推出了EP-Scan(Electrical Performance Scan)電氣性能掃描軟件,它為我們提供了一種快速檢測電氣性能的方法,讓硬件工程師們能夠及時發(fā)現(xiàn)初級的SI問題,避免后期可能出現(xiàn)的麻煩。有了它,硬件工程師只需簡單的操作,就能進行快速掃描,查看信號的電氣特性,找出潛在的信號完整性問題。

當然,對于更復雜的信號完整性分析,依然需要SI工程師們的專業(yè)知識和技能,通過深入的分析和仿真來解決。

接下來,讓我們一起來了解如何通過簡單的三個步驟解決信號完整性分析中的瓶頸問題。

第一步,加載設計和設置。

使用EP-Scan,我們可以輕松加載PCB Layout設計或導入ODB++文件。然后,我們選擇特定的網絡進行分析,更棒的是,我們還能為這個網絡設定測試計劃,并選擇相應的電器規(guī)范(EP-Scan內置了一些電器規(guī)范,如PCIE、USB、DDR等),然后根據(jù)相應的電氣規(guī)范對阻抗、延時、插入損耗和回波損耗等指標進行分析。

第二步,進行電氣性能掃描。

這個步驟非常簡單,只需輕輕按下一個按鈕,就能一鍵運行所有的測試計劃。此外,每當我們對設計進行修改時,我們可以再去自動運行EP-Scan里面事先設定好測試計劃,以便輕松檢查信號完整性問題。這樣,我們可以在修改后立即獲得反饋,確保設計的穩(wěn)定性和可靠性。

第三步,生成報告和存檔。

在完成信號完整性分析后,EP-Scan可以一鍵生成詳細的報告。這個功能極大地簡化了結果的展示和存檔過程,避免了繁瑣的復制粘貼工作。我們可以輕松地分享分析結果給團隊成員或管理層,并記錄下設計的進展和改進。這樣,我們能夠保持透明的溝通和高效的工作流程。

3e9d0fda-2043-11ee-962d-dac502259ad0.jpg

通過這三個簡單的步驟,EP-Scan為硬件工程師提供了方便、高效的工具,簡化了分析流程,節(jié)約時間和精力。它突破了性能驗證瓶頸,讓您專注于設計的優(yōu)化和改進,更快地將產品推向市場。

3ec035f0-2043-11ee-962d-dac502259ad0.png

EP-Scan生成的測試報告

3ef86e16-2043-11ee-962d-dac502259ad0.png

3f19adc4-2043-11ee-962d-dac502259ad0.jpg

點擊查看

關于是德科技

是德科技(NYSE:KEYS)啟迪并賦能創(chuàng)新者,助力他們將改變世界的技術帶入生活。作為一家標準普爾 500 指數(shù)公司,我們提供先進的設計、仿真和測試解決方案,旨在幫助工程師在整個產品生命周期中更快地完成開發(fā)和部署,同時控制好風險。我們的客戶遍及全球通信、工業(yè)自動化、航空航天與國防、汽車、半導體和通用電子等市場。我們與客戶攜手,加速創(chuàng)新,創(chuàng)造一個安全互聯(lián)的世界。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 工程師
    +關注

    關注

    59

    文章

    1590

    瀏覽量

    69485
  • PCB設計
    +關注

    關注

    396

    文章

    4801

    瀏覽量

    90412
  • 總線
    +關注

    關注

    10

    文章

    2959

    瀏覽量

    89750
  • 信號完整性
    +關注

    關注

    68

    文章

    1445

    瀏覽量

    96747
  • PCIe
    +關注

    關注

    16

    文章

    1341

    瀏覽量

    85136
  • 是德科技
    +關注

    關注

    21

    文章

    995

    瀏覽量

    83601

原文標題:突破信號完整性分析瓶頸:3步輕松駕馭PCB設計

文章出處:【微信號:是德科技KEYSIGHT,微信公眾號:是德科技KEYSIGHT】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    PCB信號完整性分析入門

    PCB信號完整性分析的基礎知識可能不是基本的。信號完整性仿真工具非常適合在原理圖和布局設計期間
    發(fā)表于 06-09 10:31 ?1218次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>入門

    基于信號完整性分析的高速數(shù)字PCB的設計方法

    業(yè)界中的一熱門課題。基于信號完整性計算機分析的高速數(shù)字PCB板設計方法能有效地實現(xiàn)PCB設計
    發(fā)表于 06-14 09:14

    基于信號完整性分析的高速數(shù)字PCB板的設計開發(fā)

    業(yè)界中的一熱門課題。基于信號完整性計算機分析的高速數(shù)字PCB板設計方法能有效地實現(xiàn)PCB設計
    發(fā)表于 08-29 16:28

    基于信號完整性分析PCB設計流程步驟

     基于信號完整性分析PCB設計流程如圖所示。  主要包含以下步驟:  圖 基于信號
    發(fā)表于 09-03 11:18

    信號完整性原理分析

    信號完整性原理分析 什么是“信號完整性”?在傳統(tǒng)的定義中“完整性(integrity)”指
    發(fā)表于 11-04 12:07 ?212次下載

    信號完整性與電源完整性仿真分析

    為了使設計人員對信號完整性與電源完整性全面的了解,文中對信號完整性與電源
    發(fā)表于 11-30 11:12 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>仿真<b class='flag-5'>分析</b>

    電地完整性、信號完整性分析導論

    電地完整性、信號完整性分析導論,有需要的下來看看
    發(fā)表于 02-22 16:18 ?70次下載

    信號完整性與電源完整性的仿真分析與設計

    10129@52RD_信號完整性與電源完整性的仿真分析與設計
    發(fā)表于 12-14 21:27 ?0次下載

    基于信號完整性分析PCB設計解析

    基于信號完整性分析PCB設計流程如圖所示。 主要包含以下步驟: 圖基于信號
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>的<b class='flag-5'>PCB設計</b>解析

    PCB信號完整性有哪幾步_如何確保PCB設計信號完整性

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性
    發(fā)表于 05-23 15:08 ?1.2w次閱讀

    高速電路信號完整性分析與設計—PCB設計1

    高速電路信號完整性分析與設計—PCB設計1
    發(fā)表于 02-10 17:31 ?0次下載

    高速電路信號完整性分析與設計—PCB設計2

    高速電路信號完整性分析與設計—PCB設計2
    發(fā)表于 02-10 17:34 ?0次下載

    如何確保PCB設計信號完整性的方法

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性
    發(fā)表于 12-22 11:53 ?1163次閱讀

    信號完整性分析科普

    何為信號完整性分析信號完整性包含:波形完整性(Waveformintegrity)時序
    的頭像 發(fā)表于 08-17 09:29 ?7439次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>分析</b>科普

    高速PCB信號完整性設計與分析

    高速PCB信號完整性設計與分析
    發(fā)表于 09-21 11:51 ?4次下載