對(duì)于通信、雷達(dá)等無(wú)線(xiàn)電行業(yè)相關(guān)的朋友，我相信大家對(duì)于窄帶系統(tǒng)的設(shè)計(jì)，必然是輕車(chē)熟路，如數(shù)家珍。尤其是圍繞FPGA+AD/DA的數(shù)字收發(fā)的架構(gòu)設(shè)計(jì)，那估計(jì)更是心中有筆，信手拈來(lái)了。 傳統(tǒng)的FPGA+AD/DA獨(dú)立器件搭建的數(shù)字系統(tǒng)我就不過(guò)多的介紹，今天我主要給大家講講RF-FPGA芯片給整個(gè)窄帶系統(tǒng)帶來(lái)的諸多優(yōu)勢(shì)，真的是不用不知道，用了都說(shuō)好!!!

1)高速數(shù)字處理

早先的無(wú)線(xiàn)電接收系統(tǒng)，利用模擬混頻器和級(jí)聯(lián)數(shù)字下變頻器(DDC)的設(shè)計(jì)結(jié)構(gòu)，將信號(hào)降頻至基帶以供處理，該系統(tǒng)中會(huì)涉及到大量硬件(模擬混頻)和電源(模擬域和ASIC/FPGA中的DDC域)。 RF-FPGA的出現(xiàn)，使得DDC可以在RF-FPGA內(nèi)部的RFADC硬核高速運(yùn)行，處理的功效要高得多。

2)通過(guò)AXI-STEAM接口互聯(lián)

國(guó)產(chǎn)新一代RF-FPGA集成了RFADC，不需要ADC和FPGA之間的高速JESD204或者LVDS接口。直接通過(guò)內(nèi)部并行接口A(yíng)XI-STEAM接口互聯(lián)，最大500MHz時(shí)鐘周期，256位的并行接口。 整個(gè)數(shù)字接收系統(tǒng)節(jié)省了大量的功耗和PCB面積，同時(shí)也減小了JESD204的接口的延時(shí)。

3)可擴(kuò)展的硬件設(shè)計(jì)平臺(tái)

在硬件設(shè)計(jì)方面，數(shù)字DDC的使用提供了更高的靈活性。系統(tǒng)設(shè)計(jì)人員現(xiàn)在可以平臺(tái)化ADC和FPGA相關(guān)硬件設(shè)計(jì)，然后只需進(jìn)行細(xì)微的變更，重新配置系統(tǒng)軟件便可適應(yīng)不同的帶寬，這也是未來(lái)軟件無(wú)線(xiàn)電的主要方向。 例如，一個(gè)無(wú)線(xiàn)電系統(tǒng)既可設(shè)計(jì)為全帶寬射頻直采ADC系統(tǒng)，也可設(shè)計(jì)為中頻采樣ADC系統(tǒng)。唯一的系統(tǒng)變更將是在RF側(cè)，針對(duì)IF ADC可能需要增加極少的混頻。 上述絕大部分系統(tǒng)變更都可以在軟件中進(jìn)行，ADC + FPGA硬件設(shè)計(jì)可以基本保持不變，F(xiàn)PGA工程師配置ADC以支持新的帶寬。這就形成了一個(gè)標(biāo)準(zhǔn)平臺(tái)化硬件設(shè)計(jì)，其可以適用于許多平臺(tái)，軟件要求是其唯一變數(shù)。

4)通信接收機(jī)設(shè)計(jì)更加靈活

一個(gè)非常常見(jiàn)的ADC使用案例是通信接收機(jī)系統(tǒng)設(shè)計(jì)。關(guān)于軟件定義無(wú)線(xiàn)電(SDR)和采用ADC的通信接收機(jī)已有許多文獻(xiàn)，小弟這里就不展開(kāi)討論。圖1為較早一代無(wú)線(xiàn)電接收機(jī)的功能框：

圖1-用于無(wú)線(xiàn)電的寬帶數(shù)字接收機(jī) 無(wú)線(xiàn)電接收機(jī)的一般規(guī)格要求ADC的噪聲頻譜密度(NSD)至少為153 dBFS/Hz或更佳。眾所周知，NSD與ADC的SNR存在如下關(guān)系： NSD = SNR + 10 log10 (Fs ÷ 2) 其中：NSD為ADC噪聲譜密度、SNR的單位為dBFS、Fs為ADC采樣率

4.1 常規(guī)軟件無(wú)線(xiàn)電設(shè)計(jì)

為了正確地對(duì)50MHz頻段進(jìn)行數(shù)字化，ADC 將需要至少5倍的采樣帶寬，即至少約250MHz。將這些數(shù)值代入上式，ADC達(dá)到–153dBFS/Hz NSD要求所需的SNR約為72dBFS。 圖2顯示了利用250MSPS ADC對(duì)50MHz頻段有效采樣所采用的頻率規(guī)劃，該圖還顯示了二次和三次諧波頻段的位置。

圖2-采用250MSPS ADC的50MHz寬帶無(wú)線(xiàn)電的頻率規(guī)劃

ADC采樣的頻率都會(huì)落在A(yíng)DC的第一奈奎斯特(DC–125MHz)頻段。這種現(xiàn)象稱(chēng)為混疊，因此這些頻率包括目標(biāo)頻段、折回或混疊到第一奈奎斯特頻段的二次和三次諧波，如圖3所示，說(shuō)明如下：

圖3-顯示在第一奈奎斯特區(qū)中的可用頻段，含二次和三次諧波

除NSD規(guī)格外，GSM、LTE和LTE-A等蜂窩通信標(biāo)準(zhǔn)還對(duì)SFDR (無(wú)雜散動(dòng)態(tài)范圍)有其它嚴(yán)格要求，這給前端設(shè)計(jì)帶來(lái)了很大壓力。對(duì)目標(biāo)頻段中的信號(hào)進(jìn)行采樣時(shí)，前端能夠衰減干擾信號(hào)。 常規(guī)無(wú)線(xiàn)電前端設(shè)計(jì)的SFDR規(guī)格，即抗混疊濾波器要求很難達(dá)到。滿(mǎn)足SFDR要求的最佳抗混疊濾波器(AAF)解決方案是采用帶通濾波器。 通常，此類(lèi)帶通濾波器為五階或更高階。一款可以滿(mǎn)足此類(lèi)應(yīng)用的SNR (或NSD)和SFDR要求的合適ADC是16位250 MSPS模數(shù)轉(zhuǎn)換器AD9467，采用AD9467的蜂窩無(wú)線(xiàn)電應(yīng)用前端設(shè)計(jì)將圖4所示：

圖4-包括放大器、抗混疊濾波器和250 MSPS ADC的前端設(shè)計(jì)

滿(mǎn)足SFDR要求的AAF的頻率響應(yīng)如圖5所示：

圖5-包括放大器、抗混疊濾波器和250 MSPS ADC的帶通響應(yīng)

此系統(tǒng)的實(shí)現(xiàn)不是不可能，但存在很多設(shè)計(jì)難題。因?yàn)閹V波器涉及到大量器件，是最難實(shí)現(xiàn)的濾波器之一。而且相關(guān)器件的選擇非常重要，任何不匹配都會(huì)導(dǎo)致ADC輸出中出現(xiàn)不需要的雜散(SFDR)。 除了非常復(fù)雜以外，任何阻抗不匹配都會(huì)影響濾波器的增益平坦度。為了優(yōu)化該濾波器設(shè)計(jì)以滿(mǎn)足帶通平坦度和阻帶抑制要求，需要做相當(dāng)多的設(shè)計(jì)工作。 雖然這種無(wú)線(xiàn)電設(shè)計(jì)的前端實(shí)現(xiàn)很復(fù)雜，但它確實(shí)有效，然而，系統(tǒng)實(shí)現(xiàn)因?yàn)橄铝性蚨兊脧?fù)雜：

濾波器設(shè)計(jì);

FPGA必須提供專(zhuān)用JESD204B/LVDS端口來(lái)捕捉數(shù)據(jù)，這會(huì)使PCB設(shè)計(jì)復(fù)雜化;

FPGA還需要留出一些處理能力來(lái)進(jìn)行數(shù)字信號(hào)處理。

4.2 RF-FPGA簡(jiǎn)化并加速設(shè)計(jì)

RF-FPGA中RFADC硬核采樣頻率最大能到4.6GHz，對(duì)于50MHz帶寬信號(hào)，利用過(guò)采樣技術(shù)，然后抽取平均降低底噪，以改善動(dòng)態(tài)范圍。 對(duì)系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)，這意味著實(shí)現(xiàn)起來(lái)很簡(jiǎn)單，并可獲得其它靈活性。由于該ADC的采樣頻率(1GHz)是上述例子(250MHz)的4倍，RF采樣ADC奈奎斯特區(qū)的頻率規(guī)劃要簡(jiǎn)單得多，如圖6所示：

圖6-采用1GSPS ADC的50MHz寬帶無(wú)線(xiàn)電的頻率規(guī)劃

從頻率規(guī)劃可知，它實(shí)現(xiàn)起來(lái)要比圖2所示的設(shè)計(jì)簡(jiǎn)單得多。AAF要求也有所降低，如圖7所示。這種方法的思想是使用簡(jiǎn)單的模擬前端設(shè)計(jì)，而把數(shù)字處理模塊留在RF直采ADC內(nèi)以執(zhí)行繁重的信號(hào)處理。

圖7-1GSPS ADC的AAF

過(guò)采樣的好處是將該頻率規(guī)劃擴(kuò)展到整個(gè)奈奎斯特區(qū)，即比250MSPS奈奎斯特區(qū)大4倍的區(qū)域。這樣就大大降低了濾波要求，一個(gè)簡(jiǎn)單的三階低通濾波器就足夠，而無(wú)需250MSPS ADC方案所用的帶通濾波器。采用RF采樣ADC的簡(jiǎn)化AAF實(shí)現(xiàn)方案如圖8所示：

圖8-包括放大器、抗混疊濾波器和1GSPS ADC的前端設(shè)計(jì)

圖9所示為上述系統(tǒng)低通濾波器響應(yīng)性能，同時(shí)顯示了帶通濾波器以作比較。

圖9-250MSPS ADC和1GSPS ADC的AAF比較

從上述AAF對(duì)比結(jié)果來(lái)看，低通濾波器的帶通平坦度更佳，而且就器件不匹配而言，1GSPS ADC系統(tǒng)更容易管理，其阻抗匹配也更容易實(shí)現(xiàn)。 此外，由于器件數(shù)量更少，系統(tǒng)成本也更低，簡(jiǎn)化的前端設(shè)計(jì)可縮短設(shè)計(jì)時(shí)間。同時(shí)每4倍過(guò)采樣率時(shí)，通過(guò)平均還可以獲得6dB的額外處理增益，提高一位有效位數(shù)。

戰(zhàn)術(shù)總結(jié)

隨著RF-FPGA的到來(lái)，必然會(huì)給傳統(tǒng)的窄帶、寬帶的收發(fā)系統(tǒng)設(shè)計(jì)帶來(lái)變革，小弟私以為，對(duì)于新技術(shù)和新產(chǎn)品的到來(lái)，我們要時(shí)刻保持謙虛包容的態(tài)度，積極地去學(xué)習(xí)和接納。畢竟身處在這么卷的行業(yè)賽道里，不努力學(xué)習(xí)，可能明天就要到別人的廠(chǎng)子里應(yīng)聘保安了。

審核編輯：湯梓紅