chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于PCB layout的EMC設(shè)計檢查建議

凡億PCB ? 來源:未知 ? 2023-09-19 09:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

EMCElectro Magnetic Compatibility的簡稱,也稱電磁兼容,各種電氣或電子設(shè)備在電磁環(huán)境復(fù)雜的共同空間中,以規(guī)定的安全系數(shù)滿足設(shè)計要求的正常工作能力。

本章對于 RK3588產(chǎn)品設(shè)計中的 ESD/EMI防護(hù)設(shè)計及EMC的設(shè)計檢查給出了建議,幫助大家更好的提高產(chǎn)品的抗靜電、抗電磁干擾水平。

EMC設(shè)計檢查建議

按照設(shè)計流程,一個產(chǎn)品Layout完成之后,需要進(jìn)入嚴(yán)格的評審環(huán)節(jié),所設(shè)計的產(chǎn)品是否滿足ESD或者EMI防護(hù)設(shè)計要求,撇開原理圖設(shè)計,PCB設(shè)計一般需要我們從PCB布局和PCB布線兩個方面進(jìn)行審查,本小節(jié)就這兩方面的檢查做了建議,讀者可以此作為審核PCB Layout人員的PCB的參考標(biāo)準(zhǔn)。

EMC設(shè)計布局檢查建議

1、整體布局檢查建議

1)模擬、數(shù)字、電源、保護(hù)電路要分開,立體面上不要有重疊;

2)高速、中速、低速電路要分開;

3)強電流、高電壓、強輻射元器件遠(yuǎn)離弱電流、低電壓、敏感元器件;

4)多層板設(shè)計,必須要有單獨的電源平面和地平面;

5)對熱敏感的元件(含液態(tài)介質(zhì)電容、晶振)盡量遠(yuǎn)離大功率的元器件、散熱器等熱源。

2、接口與保護(hù)布局檢查建議

1)一般電源防雷保護(hù)器件的順序是:壓敏電阻保險絲→抑制二極管→EMI濾波器→電感或者共模電感,對于原理圖缺失上面任一器件進(jìn)行順延布局;

2)一般對接口信號的保護(hù)器件的順序是:ESD(TVS管)→隔離變壓器→共模電感→電容→電阻,對于原理圖缺失上面任一器件進(jìn)行順延布局;

3)電平變換芯片(如RS232)要靠近連接器的位置(如串口)放置;

4)易受ESD干擾的器件,如NMOS、CMOS器件等,要盡量遠(yuǎn)離易受ESD干擾的區(qū)域(如單板的邊緣區(qū)域)。

3、時鐘電路布局檢查建議

1)時鐘電路的濾波器(盡量采用“∏”型濾波)要靠近時鐘電路的電源輸入管腳;

2)晶體、晶振和時鐘分配器的布局要注意遠(yuǎn)離大功率的元器件、散熱器等發(fā)熱的器件;

3)晶體、晶振和時鐘分配器與相關(guān)的IC器件要盡量靠近;

4)晶振距離板邊和接口器件要大于1inch的距離。

4、開關(guān)電源布局檢查建議

1)開關(guān)電源要遠(yuǎn)離ADDA轉(zhuǎn)換器、模擬器件、敏感器件、時鐘器件;

2)嚴(yán)格按照原理圖的要求進(jìn)行布局,不要將開關(guān)電源的電容隨意放置;

3)開關(guān)電源布局要緊湊,輸入輸出要分開。

5、電容與濾波器件布局檢查建議

1)原則上每個電源管腳放置一個0.1uf的小電容、一個集成電路放置一個或多個10uf大電容,可以根據(jù)具體情況進(jìn)行增減;

2)電容務(wù)必要靠近電源管腳放置,而且容值越小的電容要越靠近電源管腳;

3)EMI濾波器要靠近芯片電源的輸入口。

6、疊層檢查建議

1)多層板(四層以上)至少有一個連續(xù)完整的地平面用來控制PCB的阻抗和信號質(zhì)量;

2)電源平面和地平面靠近放置;

3)疊層盡量避免兩個信號層相鄰,如果相鄰加大兩個信號層的間距,并且布線時應(yīng)該錯位布線,不能重疊布線,否側(cè)后期布線可能會引起串?dāng)_的產(chǎn)生;

4)避免兩個電源平面相鄰,特別是由于信號層鋪電源而導(dǎo)致的電源平面相鄰;

5)外層鋪地。

7、其他設(shè)計檢查建議

1)整機設(shè)計為浮地設(shè)備時,建議各接口不要分地設(shè)計;

2)機器外殼為金屬時,電源是三孔,要求金屬外殼必須良好連接大地。

EMC設(shè)計布線檢查建議

1、整體布線檢查建議

1)關(guān)鍵信號線走線避免跨分割

我們PCB中的信號都是阻抗線,是有參考的平面層,對于設(shè)計的關(guān)鍵信號避免跨分割的現(xiàn)象出現(xiàn),否則會導(dǎo)致信號阻抗的突變,導(dǎo)致信號完整性問題的出現(xiàn)。如圖10,描述了信號跨分割的現(xiàn)象。

wKgaomUJ-RGAZ0vfAAM692UbRKw056.png

圖10 信號跨分割

2)相同功能的總線要并行走、中間不要夾叉其它信號,如果空間允許可以進(jìn)行包地處理;

3)關(guān)鍵信號線走線避免“U”型或“O”型;

4)關(guān)鍵信號線走線不要人為的繞長(以最短路徑進(jìn)行走線);

5)關(guān)鍵信號線需要距離邊沿和接口400mil以上;

6)晶振下面所有層都不能走線;

7)開關(guān)電源下面不能走線,特別是電感或轉(zhuǎn)換芯片下方;

8)接收和發(fā)送信號要分開走,不能互相交叉布線。

2、隔離與保護(hù)

1)浪涌抑制器件(TVS管、壓敏電阻)對應(yīng)的信號走線盡量表層,短且粗(一般10mil以上);

2)不同接口之間的走線要清晰,不要互相交叉布線;

3)接口線到所連接的保護(hù)和濾波器件布線要盡量短;

4)接口線必需要先經(jīng)過保護(hù)或濾波器件再到信號接收芯片;

5)接口器件的固定孔要接到保護(hù)地上,連接到機殼的定位孔、扳手要直接接到信號地;

6)變壓器、光耦等器件的輸入輸出地要分開處理(兩端使用不同的GND);

3、時鐘布線

1)超過1inch的時鐘線盡量走在內(nèi)層,時鐘線采用立體包地處理;

2)時鐘線換層為不同的地參考平面需要增加回流地過孔;

3)時鐘線不允許跨分割;

4)時鐘線與其它信號線的間距達(dá)到5W,空間允許的情況下可以進(jìn)行包地處理。

5)時鐘電路的電源走線需要加寬或鋪銅處理;

4、其他

1)保護(hù)地和信號地之間的間距大于80mil;

2)DC48V的爬電間距是否為80mil以上;

3)電源平面要比地平面內(nèi)縮“20H”(H為電源和地平面的距離),一般情況地內(nèi)縮20mil,電源需要內(nèi)縮60mil,并間隔150mil打地過孔;

4)布線要避免出線Stub線,Stub線就是俗稱的線頭或歪線, 或者說信號沒打算經(jīng)過的路徑;

wKgaomUJ-RKAASUlAAApAoXl6TA237.png

5)AC220V的爬電間距最少為300mil,具體可以查爬電間距規(guī)格表;

6)差分走線可以抑制共模干擾;

7)敏感的信號線必須采用包地處理,包地線每隔200mil增加一個GND孔。

聲明: 本文轉(zhuǎn)載自凡億電路公眾號,如涉及作品內(nèi)容、版權(quán)和其它問題,請于聯(lián)系工作人員微(prrox66),我們將在第一時間和您對接刪除處理!投稿/招聘/廣告/課程合作/資源置換請加微信:13237418207

DFM可制造分析檢查的5條建議

單片機 0~10V 輸出電路的實現(xiàn)

wKgaomUJ-RKAVTtEAAAXt4xgTPo192.png

掃碼添加客服微信,備注“入群”拉您進(jìn)凡億教育官方專屬技術(shù)微信群,與眾位電子技術(shù)大神一起交流技術(shù)問題及心得~

分享點贊在看“三連”支持!

點擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:關(guān)于PCB layout的EMC設(shè)計檢查建議

文章出處:【微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4382

    文章

    23646

    瀏覽量

    418159

原文標(biāo)題:關(guān)于PCB layout的EMC設(shè)計檢查建議

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    改善EMCPCB設(shè)計原理

    電磁兼容EMC是電子設(shè)備穩(wěn)定運行的核心要求,它包含電磁輻射和電磁敏感性兩個雙向問題。而PCB作為元件的物理載體,其設(shè)計直接決定了EMC性能的下限,如果是不合理的層布局、元件位置或接地方式,就有可能導(dǎo)致輻射超標(biāo)、信號干擾等等的問題
    的頭像 發(fā)表于 10-22 15:45 ?112次閱讀

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)
    的頭像 發(fā)表于 09-17 11:19 ?2349次閱讀
    Altair PollEx:<b class='flag-5'>PCB</b>規(guī)則<b class='flag-5'>檢查</b>及系統(tǒng)<b class='flag-5'>EMC</b>仿真技術(shù)

    為什么PCB Layout設(shè)計不可忽視?影響電子設(shè)備的關(guān)鍵因素

    一站式PCBA加工廠家今天為大家講講為何重視PCB Layout設(shè)計?PCB Layout設(shè)計核心流程。PCB
    的頭像 發(fā)表于 07-31 09:22 ?464次閱讀

    如何為EMC設(shè)計選擇PCB疊層結(jié)構(gòu)

    在設(shè)計電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時,疊層結(jié)構(gòu)的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?5335次閱讀
    如何為<b class='flag-5'>EMC</b>設(shè)計選擇<b class='flag-5'>PCB</b>疊層結(jié)構(gòu)

    PCBEMC設(shè)計指南

    本文檔的主要內(nèi)容介紹的是工程開發(fā)中 PCBEMC設(shè)計指南
    發(fā)表于 06-08 09:50 ?29次下載

    EMC設(shè)計—PCB高級EMC設(shè)計

    目錄 EMC理論基礎(chǔ) EMC測試實質(zhì) PCB的接地設(shè)計 PCB內(nèi)部EMC設(shè)計 EMC去耦分析
    發(fā)表于 05-28 16:54

    PCBEMC設(shè)計(一):層的設(shè)置與排布原則

    PCB的電磁兼容性(EMC)設(shè)計首先要考慮層的設(shè)置,這是因為單板層數(shù)的組成、電源層和地層的分布位置以及平面的分割方式對EMC性能有著決定性的影響。為昕MarsPCBlayerstack層數(shù)的合理規(guī)劃
    的頭像 發(fā)表于 05-17 16:17 ?770次閱讀
    <b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>設(shè)計(一):層的設(shè)置與排布原則

    符合EMCPCB設(shè)計準(zhǔn)則

    時源芯微專業(yè)EMC/EMI/EMS整改 EMC防護(hù)器件 就ESD問題而言,設(shè)計上需要注意的地方很多,尤其是關(guān)于GND布線的設(shè)計及線距,PCB設(shè)計中應(yīng)該注意的要點: (1)
    的頭像 發(fā)表于 05-15 16:42 ?489次閱讀

    華為PCBEMC設(shè)計指南【可下載】

    轉(zhuǎn)載一篇華為《PCBEMC設(shè)計指南》,合計94頁PDF,對PCBEMC設(shè)計從布局、布線、背板的EMC設(shè)計、射頻
    發(fā)表于 02-26 15:52

    GeneSiC MOSFETs的PCB布局建議

    電子發(fā)燒友網(wǎng)站提供《GeneSiC MOSFETs的PCB布局建議.pdf》資料免費下載
    發(fā)表于 01-24 13:55 ?0次下載
    GeneSiC MOSFETs的<b class='flag-5'>PCB</b>布局<b class='flag-5'>建議</b>

    非常詳細(xì)的BUCK電路 PCB layout建議

    在DC-DC芯片的應(yīng)用設(shè)計中,PCB布板是否合理對于芯片能否表現(xiàn)出其最優(yōu)性能有著至關(guān)重要的影響。不合理的PCB布板會造成芯片性能變差如線性度下降(包括輸入線性度以及輸出線性度)、帶載能力下降、工作
    的頭像 發(fā)表于 01-17 10:03 ?1617次閱讀
    非常詳細(xì)的BUCK電路 <b class='flag-5'>PCB</b> <b class='flag-5'>layout</b><b class='flag-5'>建議</b>

    華為PCBEMC設(shè)計指南

    轉(zhuǎn)載一篇華為《PCBEMC設(shè)計指南》,合計94頁PDF,對PCBEMC設(shè)計從布局、布線、背板的EMC設(shè)計、射頻
    的頭像 發(fā)表于 01-15 10:09 ?1878次閱讀
    華為<b class='flag-5'>PCB</b>的<b class='flag-5'>EMC</b>設(shè)計指南

    有幾個關(guān)于ADC電路layout的疑問求解

    我有幾個關(guān)于ADC電路layout的疑問。 很多工程師建議delta-sigma類型的AD芯片的數(shù)字地引腳和模擬地引腳都接到模擬地,通信接口用數(shù)字隔離器隔離。 這意思就是說AD芯片要放在模擬地平
    發(fā)表于 01-10 07:04

    PCBEMC/EMI的設(shè)計技巧

    隨著 IC 器件集成度的提高、設(shè)備的逐步小型化和器件的速度愈來愈高, 電子產(chǎn)品中的 EMI 問題也更加嚴(yán)重。從系統(tǒng)設(shè)備 EMC/EMI 設(shè)計的觀點來看,在設(shè)備的PCB 設(shè)計階段處理好 EMC/EMI
    發(fā)表于 11-18 15:02 ?9次下載

    PCB高級EMC設(shè)計

    PCB高級EMC設(shè)計 ?
    的頭像 發(fā)表于 11-16 11:28 ?2495次閱讀
    <b class='flag-5'>PCB</b>高級<b class='flag-5'>EMC</b>設(shè)計