chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCB設計ESD抑制準則?

深圳比創(chuàng)達EMC ? 來源:jf_99355895 ? 作者:jf_99355895 ? 2023-09-26 10:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB設計ESD抑制準則?|深圳比創(chuàng)達EMC

PCB布線是ESD防護的一個關鍵要素,合理的PCB設計可以減少故障檢查和返工所帶來不必要的成本。在PCB設計中,不但需要在靜電薄弱電路增加靜電抑制器件,還要克服放電電流產生的電磁干擾(EMI)電磁場效應。

本文重點提供可優(yōu)化的ESD防護的PCB設計準則。那么PCB設計ESD抑制準則?接下來就跟著深圳比創(chuàng)達EMC小編一起來看下吧!

wKgaomUSSIqAMtKXAATolcuYTK4126.jpg

一、電路環(huán)路

電流通過感應進入到電路環(huán)路,這些環(huán)路是封閉的,并具有變化的磁通量。電流的幅度與環(huán)的面積成正比。較大的環(huán)路包含較強的磁通量,因此在電路中產生較強的磁通量。因此必須減少環(huán)路面積。如圖:

wKgaomUSSIuAYTK1AAG4sociCTE268.jpg

常見環(huán)路如上圖所示,由電源和地線所形成的。在可能的條件下,可以采用具有電源和接地層的多層PCB設計。多層電路板不僅將電源和接地之間的回路面積減到最小,也減小了ESD脈沖產生的高頻電磁場。

如果不能采用多層電路板設計,那么用于電源線和接地線可以做成如下圖所示的網格狀。

wKgZomUSSIyAZB-lAADtezJ1bdM384.jpg

網絡連接可以起到電源和接地層的作用,用過孔連接各層的抑制線,且在每個方向上過孔連接間隔應該在6里面以內。另外,在布線時將電源和接地印制線盡可能靠近過也可以降低環(huán)路面積,如下圖所示:

wKgaomUSSIyAYPAHAAErXiGA9qM270.jpg

綜上所述,相信通過本文的描述,各位對PCB設計ESD抑制準則都有一定了解了吧,有疑問和有不懂的想了解可以隨時咨詢深圳比創(chuàng)達這邊。今天就先說到這,下次給各位講解些別的內容,咱們下回見啦!也可以關注我司wx公眾平臺:深圳比創(chuàng)達EMC!

以上就是深圳市比創(chuàng)達電子科技有限公司小編給您們介紹的PCB設計ESD抑制準則的內容,希望大家看后有所幫助!

深圳市比創(chuàng)達電子科技有限公司成立于2012年,總部位于深圳市龍崗區(qū),成立至今一直專注于EMC電磁兼容領域,致力于為客戶提供最高效最專業(yè)的EMC一站式解決方案,業(yè)務范圍覆蓋EMC元件的研發(fā)、生產、銷售及EMC設計和整改。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • ESD
    ESD
    +關注

    關注

    50

    文章

    2369

    瀏覽量

    178769
  • PCB設計
    +關注

    關注

    396

    文章

    4906

    瀏覽量

    93971
  • emc
    emc
    +關注

    關注

    174

    文章

    4316

    瀏覽量

    190249
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    深度解讀PCB設計布局準則

    無論您是在進行高速設計,還是正在設計一塊高速PCB,良好的電路板設計實踐都有助于確保您的設計能夠按預期工作并實現(xiàn)批量生產。在本指南中,我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設計布局準則
    的頭像 發(fā)表于 09-01 14:24 ?7091次閱讀
    深度解讀<b class='flag-5'>PCB設計</b>布局<b class='flag-5'>準則</b>

    PCB設計ESD(靚電)抑止準則

    PCB設計ESD抑止準則 PCB布線是ESD防護的一個關鍵要素,合理的PCB設計可以減少故障
    發(fā)表于 04-15 00:44 ?1355次閱讀
    <b class='flag-5'>PCB設計</b>的<b class='flag-5'>ESD</b>(靚電)抑止<b class='flag-5'>準則</b>

    優(yōu)化ESD防護的PCB設計準則

    優(yōu)化ESD防護的PCB設計準則 PCB布線是ESD防護的一個關鍵要素,合理的PCB設計
    發(fā)表于 12-02 09:11

    PCB設計ESD抑制準則

    產生的電磁干擾(EMI)電磁場效應。本文將提供可以優(yōu)化ESD防護的PCB 設計準則。電路環(huán)路:電流通過感應進入到電路環(huán)路,這些環(huán)路是封閉的,并具有變化的磁通量。電流的幅度與環(huán)的面積 成正比。較大的環(huán)路包含
    發(fā)表于 02-03 14:09

    【轉載】PCB設計ESD抑制準則

    產生的電磁干擾(EMI)電磁場效應。本文將提供可以優(yōu)化ESD防護的PCB 設計準則。電路環(huán)路:電流通過感應進入到電路環(huán)路,這些環(huán)路是封閉的,并具有變化的磁通量。電流的幅度與環(huán)的面積 成正比。較大的環(huán)路包含
    發(fā)表于 02-03 14:27

    PCB設計ESD注意事項

    `` 本帖最后由 dodo1999 于 2020-10-31 09:06 編輯  PCB設計的其它準則  避免在PCB邊緣安排重要的信號線,如時鐘和復位信號等;  將PCB上未使用
    發(fā)表于 10-31 09:03

    并行PCB設計有哪些準則?

    本文總結了并行PCB設計各個階段的關鍵準則。
    發(fā)表于 02-24 08:36

    并行PCB設計的關鍵準則匯總

    本文匯總了并行PCB設計的一些關鍵準則。
    發(fā)表于 04-26 06:42

    PCB設計ESD抑止準則

    PCB設計ESD抑止準則: PCB布線是ESD防護的一個關鍵要素,合理的PCB設計可以減少故障
    發(fā)表于 11-20 15:50 ?0次下載

    PCB設計ESD抑止準則

    PCB布線是ESD防護的一個關鍵要素,合理的PCB設計可以減少故障檢查及返工所帶來的不必要成本。在PCB設計中,由于采用了瞬態(tài)電壓抑止器(TVS)二極管來抑止因
    發(fā)表于 09-25 13:46 ?674次閱讀

    pcb設計esd抑止準則

    PCB 設計的ESD抑止準則   PCB布線是ESD防護的一個關鍵要素,合理的PCB
    發(fā)表于 10-25 15:30 ?2457次閱讀
    <b class='flag-5'>pcb設計</b>的<b class='flag-5'>esd</b>抑止<b class='flag-5'>準則</b>

    ESD防護的PCB設計準則

    ESD防護的PCB設計準則 ESD的意思是“靜電釋放”的意思,國際上習慣將用于靜電防護的器材統(tǒng)稱為“ESD”,中文名稱為靜
    發(fā)表于 04-07 22:27 ?2725次閱讀

    PCB設計ESD抑止準則解析

    PCB設計ESD抑止準則解析 PCB布線是ESD防護的一個關鍵要素,合理的PCB設計可以減少
    發(fā)表于 03-15 10:12 ?881次閱讀

    PCB設計ESD抑制準則

    產生的電磁干擾(EMI)電磁場效應。本文將提供可以優(yōu)化ESD防護的PCB 設計準則。 電路環(huán)路: 電流通過感應進入到電路環(huán)路,這些環(huán)路是封閉的,并具有變化的磁通量。電流的幅度與環(huán)的面積成正比。較大的環(huán)路包含有較多的磁通量,因而在
    發(fā)表于 12-05 13:40 ?0次下載
    <b class='flag-5'>PCB設計</b>中<b class='flag-5'>ESD</b><b class='flag-5'>抑制</b><b class='flag-5'>準則</b>

    可以優(yōu)化ESD防護的PCB設計準則

    PCB設計中更重要的是克服放電電流產生的電磁干擾(EMI)電磁場效應。本文將提供可以優(yōu)化ESD防護的PCB設計準則
    的頭像 發(fā)表于 12-07 10:17 ?2905次閱讀