前言
在封裝的SI/PI設(shè)計中,走線的RLGC參數(shù)是常用的評估指標。芯和Hermes X3D是基于矩量法的準靜態(tài)電磁場仿真求解器,在低頻求解具有較高的精度。Hermes X3D支持常用的封裝/PCB版圖設(shè)計格式,簡化的流程也易于用戶上手。
Hermes的X3D仿真流程
1.導入MCM設(shè)計文件
運行Hermes后,在左上角菜單欄中選擇Home的X3D流程,再選擇Layout流程。在彈出窗口中,選擇導入所需的mcm文件。

圖 1
導入mcm文件
選擇要仿真的網(wǎng)絡(luò),DA0_P9,DA0_N9,GND,同時,勾選clip,軟件會根據(jù)所選擇網(wǎng)絡(luò)自動做版圖切割,版圖外擴尺寸可設(shè)置。

圖 2
導入窗口
導入后的界面如下圖所示:

圖3
導入的版圖
2.疊層屬性配置
模型導入到Hermes工作區(qū)后,雙擊Stackup,即可進行疊層及材料屬性等配置。

圖4
疊層設(shè)置
3.選擇target net
在右側(cè)NET欄中,將要仿真的net,設(shè)置為target net。GND的處理有2種方式,一種是先設(shè)成ground 類別,然后抽參數(shù),另外一種是不設(shè),當成signal直接抽參數(shù),然后利用reducematrix指定ground即可。

圖 5
選擇target net
4.添加source,sink
點擊select by face,選中相應的面來添加source,sink,如圖6。設(shè)置好后,source, sink會在左側(cè)工程欄中顯示,如圖7所示。需要注意的是,設(shè)置sink/source需要與實際電流流向吻合,提高精度。


圖6
添加source, sink

圖7
工程樹中顯示source, sink的添加結(jié)果
5.仿真配置
添加一個X3D Analysis流程,設(shè)置仿真分析條件,仿真頻率設(shè)置為0.01GHz-1GHz,默認勾選Resistance/Inductance, Capacitance/Conductance。

圖8
仿真配置
6.仿真結(jié)果查看
仿真求解完畢后,可以查看RLGC的結(jié)果和S參數(shù)結(jié)果,并且可以根據(jù)需要導出需要的結(jié)果文件。




圖9
RLGC結(jié)果
總結(jié)
本文介紹了如何使用Hermes平臺的X3D實現(xiàn)對封裝走線的RLGC提取。提取流程包括導入版圖,檢查層疊,選擇target net,添加source/sink,仿真配置這五個步驟,該流程可以實現(xiàn)任意走線的RLGC提取,流程簡單,界面友好,容易上手。
審核編輯:劉清
-
仿真器
+關(guān)注
關(guān)注
14文章
1052瀏覽量
88198 -
Layout
+關(guān)注
關(guān)注
15文章
424瀏覽量
75432 -
RLGC
+關(guān)注
關(guān)注
0文章
2瀏覽量
8147 -
PCB封裝
+關(guān)注
關(guān)注
21文章
90瀏覽量
31601 -
GND
+關(guān)注
關(guān)注
2文章
550瀏覽量
41724
原文標題:【應用案例】如何實現(xiàn)“封裝走線RLGC提取”
文章出處:【微信號:Xpeedic,微信公眾號:Xpeedic】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
3條以上的分支怎么處理PCB走線
Cadence 憑借突破性的 Integrity 3D-IC 平臺加速系統(tǒng)創(chuàng)新
【技術(shù)】BGA封裝焊盤的走線設(shè)計
芯片那么小,封裝基板走線損耗能大到哪去?
基于STL轉(zhuǎn)換為X3D格式的研究
利用X3D語言對電氣定位實驗進行虛擬仿真
如何使用Hermes平臺的X3D實現(xiàn)對封裝走線的RLGC提取呢?
評論