1、工作原理分析

差分放大電路如下圖所示，元器件表如表1.6所示，理想差分放大電路僅放大兩輸入信號之差，而對兩輸入端的共模信號進(jìn)行抑制。

圖1.54 差分放大電路

表1.6 差分放大電路仿真元器件列表

對圖1.54中電路應(yīng)用疊加原理和“虛短”概念，整理得到輸出電壓表達(dá)式如下：

1、偏置點(diǎn)分析：Bias Point

利用偏置點(diǎn)分析計(jì)算小信號電壓增益、輸入阻抗、輸出阻抗和每個(gè)元器件相對輸出信號的靈敏度，仿真設(shè)置如圖1.55所示。

圖1.55 共模輸入偏置點(diǎn)仿真分析設(shè)置

圖1.56 差模輸入偏置點(diǎn)仿真分析設(shè)置

共模輸入偏置點(diǎn)仿真分析結(jié)果：

小信號特性：

電壓增益：V(VOUT)/V_VC = -1.371E-04

輸入阻抗：INPUT RESISTANCE AT V_VC = 3.000E+03

輸出阻抗：OUTPUT RESISTANCE AT V(VOUT) =7.897E-03

共模直流靈敏度：

差模偏置點(diǎn)仿真分析結(jié)果：

小信號特性：

電壓增益：V(VOUT)/V_VD = 5.000E+00

輸入阻抗：INPUT RESISTANCE AT V_VIN= 1.000E+20（由于通過壓控電壓源隔離，所以該值數(shù)據(jù)無效）

輸出阻抗：OUTPUT RESISTANCE AT V(VOUT) =7.897E-03

差模直流靈敏度：

電阻R3和R4對輸出電壓最敏感，其次為R1和R2，分別為-3.750%、3.750%、-1.25%和1.25%。

2、瞬態(tài)仿真分析：Time Domain

圖1.57 瞬態(tài)仿真分析設(shè)置

對電路進(jìn)行瞬態(tài)仿真分析，將共模信號VC幅值設(shè)置為0，仿真設(shè)置如圖1.57所示，仿真時(shí)間2ms、最大步長5us，仿真結(jié)果如圖1.58所示。

圖1.58 輸入和輸出電壓波形

圖1.58為瞬態(tài)仿真波形，V(IN2，N1)為等效輸入電壓波形，V(VOUT)為輸出電壓波形。

即輸入信號放大5倍。通過上述仿真分析與計(jì)算可得，當(dāng)輸入信號為1V峰值時(shí)輸出電壓峰值為5V，差分電路實(shí)現(xiàn)5倍放大功能，計(jì)算與仿真一致。

對電路進(jìn)行瞬態(tài)仿真分析，將差模信號VD幅值設(shè)置為0，共模信號VC設(shè)置為1V，仿真設(shè)置如圖1.57所示，仿真結(jié)果如圖1.59所示。

圖1.59 輸出電壓波形

圖1.59為瞬態(tài)仿真波形，V(VOUT)為輸出電壓波形。當(dāng)

差分放大電路匹配時(shí)，共模放大倍數(shù)近似為0。從上圖可得，當(dāng)輸入共模信號為峰值1V時(shí)，輸出電壓峰峰值為300uV，該電路能夠?qū)材Ｐ盘枌?shí)現(xiàn)抑制。

3、交流和參數(shù)仿真分析：AC Sweep、Parametric Sweep

圖1.60 交流仿真分析設(shè)置

圖1.61 參數(shù)仿真分析設(shè)置

對電路進(jìn)行交流仿真分析，如圖1.60所示，頻率范圍10kHz—3megHz，每十倍頻20點(diǎn)；對RFv進(jìn)行參數(shù)仿真分析，如圖1.61所示，參數(shù)值分別為5k和10k；仿真結(jié)果如圖1.62所示。

圖1.62 輸出電壓頻率特性曲線：RFv從上到下分別為5k和10k

當(dāng)電阻RFv=5k時(shí)輸出電壓：

計(jì)算值與圖1.62中仿真結(jié)果一致。

4、直流和蒙特卡洛仿真分析：DC Sweep、Monte Carlo

圖1.63 直流仿真分析設(shè)置

圖1.64 蒙特卡洛仿真分析設(shè)置

當(dāng)差模輸入直流電壓為1V、共模輸入為0時(shí)對電路進(jìn)行蒙特卡洛仿真分析，仿真設(shè)置如圖1.63和圖1.64所示。電阻容差為平均分布5%，仿真結(jié)果如圖1.65所示，最大值約為5.368V，最小值約為4.573V，仿真次數(shù)為100。

圖1.65 輸出電壓蒙特卡洛仿真數(shù)據(jù)

5、直流和最壞情況仿真分析：DC Sweep、Worst case

對于圖1.54中電路，當(dāng)電阻R2和R4取5%容差、R1和R3取-5%容差時(shí)輸出電壓最大，最大值為

圖1.66 最壞情況仿真設(shè)置

圖1.67 最壞情況輸出設(shè)置：輸出最大值

直流和最壞情況仿真設(shè)置如圖1.66和圖1.67所示，輸出最大值仿真結(jié)果如下：

通過以上分析可見，仿真和計(jì)算值一致。

對于圖1.54中電路，當(dāng)電阻R2和R4取-5%容差、R1和R3取5%容差時(shí)輸出電壓最小，最小值為

圖1.68 最壞情況輸出設(shè)置：輸出最小值

直流和最壞情況仿真設(shè)置如圖1.66和圖1.68所示，輸出最小值仿真結(jié)果如下：

通過以上分析可見，仿真和計(jì)算值一致。

2、附錄——關(guān)鍵仿真器件模型