1、SD NAND的布局

SD NAND芯片最好是要靠近host，這樣可以讓走線盡可能的短，減少干擾。

在布局的時(shí)候需要盡量避免離host過遠(yuǎn)，距離太遠(yuǎn)會(huì)導(dǎo)致走線過長，容易受到干擾。

另外，在布局的時(shí)候，SD NAND芯片不能放在PCB邊緣，這樣容易導(dǎo)致焊盤脫落，如下圖：

上圖就是芯片放在PCB邊緣，分板和拆板的時(shí)候，芯片受到外力導(dǎo)致的焊盤脫落。

2、SD NAND在PCB上的走線要求

SD NAND一般有8個(gè)引腳，

1、VDD和GND的電源走線要求回路盡可能的短，走線需要遠(yuǎn)離電感，以防止電磁干擾，另外，SD NAND的電源走線寬度需要能過至少300mA的電流。

2、DAT0 ~ DAT3四個(gè)數(shù)據(jù)引腳，如果是emmc，則要求長度不能超過7mm，并且要等長走線。而在SD NAND里面，走線長度在15 ~ 18mm左右,當(dāng)然這個(gè)走線是越短也好，在一些要求比較高的情況下，四根DATD數(shù)據(jù)線可以等長走線，如下圖：

3、CMD和CLK的走線是要求越短越好，并不要求走等長線，像下圖中的這種為了強(qiáng)行等長走線而使CLK走線過長是不支持的，這樣容易會(huì)增加CLK受干擾概率。

3、弧度走線

在做一些SD NAND轉(zhuǎn)接板的時(shí)候，走線比較長，是要求弧度走線的，如下圖：

這個(gè)是MK-米客方德做的一款SD NAND轉(zhuǎn)接板，方便測試芯片，板子的走線全部采用的是弧度走線，

實(shí)際上存儲(chǔ)行業(yè)信號(hào)線都要拉弧度處理。