chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCIe:用CopprLink取代OCuLink?

旺材芯片 ? 來(lái)源:半導(dǎo)體行業(yè)觀察 ? 2023-11-16 17:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCI SIG 本周表示,它正在開(kāi)發(fā) PCIe 5.0 和PCIe 6.0接口的布線規(guī)范,數(shù)據(jù)傳輸速率為 32 GT/s 和 64 GT/s。新的電纜規(guī)格將于 2024 年第一季度發(fā)布,并將命名為 CopprLink,可能是為了避免與現(xiàn)有OCuLink電纜混淆,并強(qiáng)調(diào)其銅質(zhì)特性。

CopprLink 5.0 和 6.0 規(guī)范專為數(shù)據(jù)中心和服務(wù)器而設(shè)計(jì)。它們旨在連接主板到背板、卡到背板、主板到擴(kuò)展卡(例如加速器)、機(jī)架到機(jī)架、機(jī)架內(nèi)的板到板,甚至 PCIe 5.0 (32 GT/s) 和 PCIe 的芯片到芯片6.0 (64 GT/s) 速度。其目的是為印刷電路板上典型 PCIe 鏈路效率低下或由于某種原因無(wú)法建立的情況提供一些額外的靈活性。上述情況不包括長(zhǎng)距離連接,因此我們這里討論的可能是幾十厘米。

wKgZomVV5E2AdZf8AAcskQrVWI0528.jpg

由于噪聲和信號(hào)丟失,通過(guò)電纜以 32 GT/s 或 64 GT/s 的速度運(yùn)行數(shù)據(jù)是一項(xiàng)艱巨的任務(wù),但在許多情況下,電纜的使用是不可避免的,這就是業(yè)界開(kāi)發(fā) CopprLink 的原因。值得注意的是,PCI SIG 僅提及數(shù)據(jù)中心級(jí)應(yīng)用,并未提及客戶端 PC 或汽車應(yīng)用。也許,CopprLink 最終也會(huì)被這些應(yīng)用采用(因?yàn)闉槭裁床荒??),但目?PCI SIG 還沒(méi)有提及它們。

關(guān)于 CopprLink 需要注意的另一件事是,該名稱暗示銅纜,而不是光纖互連,這是 PCI SIG 正在開(kāi)發(fā)的另一個(gè)規(guī)范。也就是說(shuō),我們不能排除這樣的可能性:如果有需要并且光學(xué) PCIe 規(guī)范尚未準(zhǔn)備好,那么在某些時(shí)候有人會(huì)構(gòu)建具有光學(xué)互連的 CopprLink 以實(shí)現(xiàn)更遠(yuǎn)距離的連接。

PCIe 接口的普及需要不斷的發(fā)展,不僅是標(biāo)準(zhǔn)本身,還包括其布線規(guī)范。有用于消費(fèi)類應(yīng)用的基于 PCIe 協(xié)議的 Thunderbolt 和 USB4 技術(shù),還有用于服務(wù)器和工作站的內(nèi)部和外部 PCIe 3.0 和 PCIe 4.0 電纜連接的 OCuLink。CopprLink 是成熟的基于 PCIe 的互連系列的自然補(bǔ)充。

其實(shí)關(guān)于CopprLink ,PCI-SIG并沒(méi)有披露太多,但很多人認(rèn)為,CopprLink 可能與帶寬改進(jìn)和數(shù)據(jù)傳輸有關(guān),而不一定用于供電,但它確實(shí)引起了人們對(duì) 12VHPWR 電纜或連接器的潛在繼任者可能是什么樣子的好奇。

wKgZomVV5E2AbC8nAAT6p0kWs7s398.jpg

從相關(guān)報(bào)道我們可以看到,OCuLink 是內(nèi)部/外部 PCI 電纜技術(shù)的名稱,其規(guī)范涵蓋電信號(hào)方法(名稱的 Cu 部分,即銅)和光學(xué)版本(當(dāng)然是 O 位)。它支持 PCIe 4.0,并使用多達(dá)八個(gè)通道來(lái)傳輸數(shù)據(jù),但規(guī)范不包括電力傳輸。

盡管該公告沒(méi)有直接說(shuō)明這一點(diǎn),但我認(rèn)為可以肯定地假設(shè) CopprLink 將僅用于 PCIe 5.0 和 6.0 布線,而最適合這些的市場(chǎng)是 HPC 市場(chǎng)。不過(guò),我認(rèn)為它還有空間用于未來(lái)的項(xiàng)目,例如GDP G1)和最近的OneXGPU

該單元配有一個(gè)外部 GPU、一個(gè) M.2 SSD 和大量 IO 端口。一次性使用所有這些功能受到我們此類系統(tǒng)當(dāng)前選項(xiàng)的極大限制,例如 USB4 Gen 2 或 OCuLink。簡(jiǎn)而言之,它們無(wú)法提供足夠的帶寬來(lái)防止 GPU+SSD+IO 受到性能限制。

不過(guò),具有 8 個(gè) PCIe 5.0 通道的電纜應(yīng)該具有足夠的帶寬,如果它還可以供電,那么這將是擴(kuò)展筆記本電腦或手持設(shè)備功能的好方法。實(shí)現(xiàn)這一點(diǎn)有多容易完全是另一回事,因?yàn)?PCIe 5.0 在 PC 領(lǐng)域仍然相當(dāng)新。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 連接器
    +關(guān)注

    關(guān)注

    102

    文章

    15910

    瀏覽量

    145250
  • 加速器
    +關(guān)注

    關(guān)注

    2

    文章

    835

    瀏覽量

    39707
  • PCIe接口
    +關(guān)注

    關(guān)注

    0

    文章

    121

    瀏覽量

    10453

原文標(biāo)題:PCIe重磅公布:用CopprLink 取代 OCuLink?

文章出處:【微信號(hào):wc_ysj,微信公眾號(hào):旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCIe 5.0市場(chǎng)加速滲透,PCIe 6.0研發(fā)到來(lái)

    電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)PCIe 5.0作為新一代高速接口標(biāo)準(zhǔn),其帶寬大幅提升至32 GT/s,相較于PCIe 4.0翻了一番。這種高效的數(shù)據(jù)傳輸能力使得PCIe 5.0在處理高質(zhì)量圖像、游戲
    的頭像 發(fā)表于 01-27 00:03 ?6171次閱讀

    亞馬遜計(jì)劃機(jī)器人取代美國(guó)60萬(wàn)名工人

    據(jù)《紐約時(shí)報(bào)》報(bào)道,亞馬遜多年來(lái)不斷在倉(cāng)庫(kù)引入更先進(jìn)的機(jī)器人,并一直聲稱不會(huì)用機(jī)器人取代員工或原本應(yīng)由人類承擔(dān)的崗位。然而,該報(bào)援引泄露的公司內(nèi)部文件及相關(guān)訪談顯示,亞馬遜希望在 2033 年前機(jī)器人填補(bǔ)本應(yīng)由 60 多萬(wàn)個(gè)美國(guó)員工承擔(dān)的崗位。
    的頭像 發(fā)表于 10-22 17:56 ?92次閱讀

    致鈦tiplus7100 為什么不走pcie4.0傳輸模式

    致鈦tiplus7100 為什么不走pcie4.0傳輸模式 華為matebook14s更換固態(tài)致鈦tiplus7100為什么 的是pcie 3.0傳輸模式 而不是4.0
    發(fā)表于 09-29 01:20

    PCIe 6.0 SSD主控芯片狂飆!PCIe 7.0規(guī)范到來(lái)!

    ? 電子發(fā)燒友網(wǎng)綜合報(bào)道,早在2022年1月,PCI-SIG 組織正式發(fā)布了 PCIe 6.0 標(biāo)準(zhǔn),與 PCIe 5.0 相比帶寬再次翻倍,達(dá)到64 GT / s。 ? PCIe 6.0×16
    的頭像 發(fā)表于 09-07 05:41 ?7678次閱讀
    <b class='flag-5'>PCIe</b> 6.0 SSD主控芯片狂飆!<b class='flag-5'>PCIe</b> 7.0規(guī)范到來(lái)!

    什么是 OCuLink 接口?

    )和?SFF-8612?(設(shè)備端)連接器,OCuLink接口支持原生PCIe通道傳輸協(xié)議。它的核心使命是直接、無(wú)損地“延伸”設(shè)備內(nèi)部的PCIe通道,將PCIe做成了外置接口。OC
    的頭像 發(fā)表于 08-29 11:24 ?3667次閱讀
    什么是 <b class='flag-5'>OCuLink</b> 接口?

    嵌入式接口通識(shí)知識(shí)之PCIe接口

    1.1 基礎(chǔ)概念PCIe的全稱是Peripheral Component Interconnect Express,譯為外設(shè)組件互連擴(kuò)展總線,是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),用于連接計(jì)算機(jī)
    發(fā)表于 08-21 16:51

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)17:PCIe加速模塊設(shè)計(jì)

    PCIe加速模塊負(fù)責(zé)實(shí)現(xiàn)PCIe傳輸層任務(wù)的處理,同時(shí)與NVMe層進(jìn)行任務(wù)交互。PCIe加速模塊按照請(qǐng)求發(fā)起方分為請(qǐng)求模塊和應(yīng)答模塊。
    的頭像 發(fā)表于 08-09 14:38 ?4558次閱讀
    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)17:<b class='flag-5'>PCIe</b>加速模塊設(shè)計(jì)

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)17:PCIe加速模塊設(shè)計(jì)

    PCIe加速模塊負(fù)責(zé)實(shí)現(xiàn)PCIe傳輸層任務(wù)的處理,同時(shí)與NVMe層進(jìn)行任務(wù)交互。如圖1所示,PCIe加速模塊按照請(qǐng)求發(fā)起方分為請(qǐng)求模塊和應(yīng)答模塊。請(qǐng)求模塊負(fù)責(zé)將內(nèi)部請(qǐng)求事務(wù)轉(zhuǎn)化為配置管理接口信號(hào)或
    發(fā)表于 08-07 18:57

    PCIe協(xié)議分析儀能測(cè)試哪些設(shè)備?

    PCIe協(xié)議分析儀能測(cè)試多種依賴PCIe總線進(jìn)行高速數(shù)據(jù)傳輸?shù)脑O(shè)備,其測(cè)試范圍覆蓋計(jì)算、存儲(chǔ)、網(wǎng)絡(luò)及異構(gòu)計(jì)算等多個(gè)領(lǐng)域,具體設(shè)備類型及測(cè)試場(chǎng)景如下:一、核心計(jì)算設(shè)備 GPU(圖形處理器) 測(cè)試
    發(fā)表于 07-25 14:09

    基于巨霖SIDesigner實(shí)現(xiàn)PCIe仿真的步驟

    PCIe是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),用于連接主板與外部硬件設(shè)備(如顯卡、固態(tài)硬盤、網(wǎng)卡等),其設(shè)計(jì)目標(biāo)是取代傳統(tǒng)的PCI、AGP和PCI-X總線,通過(guò)高帶寬、低延遲和點(diǎn)對(duì)點(diǎn)架構(gòu)滿足現(xiàn)代計(jì)算需求。
    的頭像 發(fā)表于 06-12 16:16 ?1077次閱讀
    基于巨霖SIDesigner實(shí)現(xiàn)<b class='flag-5'>PCIe</b>仿真的步驟

    nvme IP開(kāi)發(fā)之PCIe

    PCIe事務(wù)層 PCIe的事務(wù)層連接了PCIe設(shè)備核心與PCIe鏈路,這里主要基于PCIe事務(wù)層進(jìn)行了深入討論與分析。事務(wù)層采用TLP傳輸事
    發(fā)表于 05-18 00:48

    nvme IP開(kāi)發(fā)之PCIe

    PCIe 體系結(jié)構(gòu) 常見(jiàn)的PCIe總線系統(tǒng)結(jié)構(gòu)如圖1所示,其中主要包含三種設(shè)備,分別是根復(fù)合體(RootComplex,RC)、Switch 和終端設(shè)備(EndPoint,EP)。 圖1 PCIe
    發(fā)表于 05-17 14:54

    PCIe插槽開(kāi)始,ICY DOCK重塑 U.2/U.3 硬盤存儲(chǔ)模式 #pcie #硬盤盒

    PCIe
    ICY DOCK硬盤盒
    發(fā)布于 :2025年01月17日 17:24:37