作者：Kapil Sethi，三星半導(dǎo)體DRAM產(chǎn)品計(jì)劃部高級經(jīng)理

近年來，人工智能、機(jī)器學(xué)習(xí)和云計(jì)算等技術(shù)不斷發(fā)展，產(chǎn)生了海量的數(shù)據(jù)。隨著數(shù)據(jù)驅(qū)動型技術(shù)的興起，對更強(qiáng)大計(jì)算機(jī)硬件架構(gòu)的需求也隨之產(chǎn)生。為了創(chuàng)造強(qiáng)大的處理器，人們在單個(gè)處理器芯片上集成越來越多的內(nèi)核，以滿足數(shù)據(jù)密集型應(yīng)用的處理和性能需求。然而，存儲器帶寬和容量未能跟上CPU（中央處理器）內(nèi)核數(shù)量的增長步伐，使處理器和存儲器性能之間出現(xiàn)鴻溝。

而存儲器容量和帶寬方面的需求得不到滿足，正不斷推動現(xiàn)有存儲器技術(shù)突破創(chuàng)新。由于現(xiàn)有常規(guī)DRAM的設(shè)計(jì)存在局限，使存儲器容量的擴(kuò)展難以突破既定量級，因此需要全新的存儲器接口技術(shù)。此外，人工智能 (AI) 和大數(shù)據(jù)的興起推動了異構(gòu)計(jì)算的潮流，多個(gè)不同類型的處理器能夠并行處理大量數(shù)據(jù)。

為了順應(yīng)發(fā)展和變化，針對異構(gòu)計(jì)算和組合基礎(chǔ)架構(gòu)開發(fā)下一代互聯(lián)技術(shù)，以實(shí)現(xiàn)高效的資源利用。

什么是Compute Express Link?(CXL)？

CXL是CXL?聯(lián)盟開發(fā)的一項(xiàng)開放式互聯(lián)新標(biāo)準(zhǔn)，基于PCIe物理層的高速、低延遲CPU到設(shè)備互連技術(shù)。CXL可在主機(jī)CPU和互聯(lián)設(shè)備（例如加速器和存儲器擴(kuò)展設(shè)備）之間提供高效連接。

CXL事務(wù)層由匯總到單個(gè)鏈路的三個(gè)動態(tài)多路通信子協(xié)議組成。這些協(xié)議分別稱為CXL.io、CXL.cache和CXL.mem。CXL設(shè)備連接到CXL主機(jī)時(shí)，通過CXL.io協(xié)議進(jìn)行發(fā)現(xiàn)、枚舉、配置和管理。CXL.cache支持CXL設(shè)備訪問處理器內(nèi)存，CXL.mem則支持處理器訪問CXL設(shè)備存儲器。CXL.cache和CXL.mem協(xié)議棧已通過優(yōu)化實(shí)現(xiàn)低延遲。

圖：CXL設(shè)備類型（來自CXL聯(lián)盟）

CXL聯(lián)盟確定了三種不同的設(shè)備類型：

Type 1 CXL設(shè)備是一種緩存設(shè)備，例如加速器和SmartNICs（智能網(wǎng)卡）。Type 1設(shè)備可通過CXL.cache事務(wù)訪問主機(jī)內(nèi)存，并維護(hù)與主機(jī)內(nèi)存一致的本地緩存。

Type 2 CXL設(shè)備是GPU和FPGA（現(xiàn)場可編程邏輯門陣列，AI芯片的一種），具有掛載到設(shè)備的DDR（雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存儲器）和HBM（高帶寬存儲）等存儲器。Type 2 CXL設(shè)備可以像Type 1 CXL設(shè)備一樣直接訪問主機(jī)掛載的存儲器。除此之外，Type 2 CXL設(shè)備具有本地地址空間，主機(jī)CPU可以通過 CXL.mem事務(wù)查看和訪問該地址空間。

Type 3 CXL設(shè)備是內(nèi)存擴(kuò)展設(shè)備，支持主機(jī)處理器通過cxl.mem事務(wù)一致地訪問CXL設(shè)備存儲器緩存。Type 3 CXL設(shè)備可用于實(shí)現(xiàn)存儲器容量和帶寬的擴(kuò)展。

三星CXL存儲器擴(kuò)展設(shè)備的更多亮點(diǎn)正在解碼中。在下篇中，我們將主要探討三星Type 3 CXL設(shè)備的特點(diǎn)和開源CXL軟件，敬請期待！

審核編輯 黃宇