直接在modelsim軟件內(nèi)執(zhí)行.do文件進(jìn)行仿真,不通過vivado調(diào)用modelsim,vivado僅用于生成IP核。
1.需要vivado軟件安裝路徑下的glbl.v文件
路徑舉例:D:XilinxVivado2017.4dataverilogsrcglbl.v
2.需要編寫sim.do文件
(1). sim.do文件包含了testbench.v文件.
(2).其他源代碼.v/.sv文件.
(3).IP simnetlist.v文件,仿真IP核需要.
3.用一個(gè)文件夾,將該兩個(gè)文件放同一目錄下,如:
4.文件sim.do編寫如下舉例:
vlib work; vlog glbl.v Vlog ../../../duc_in_sel_module_5g/dds.v Vlog ../../../duc_in_sel_module_5g/duc_in_sel_module_5g.v Vlog ../../../duc_in_sel_module_5g/ip/complex_multiplier_sim_netlist.v Vlog ../../../duc_in_sel_module_5g/ip/IF_DDS_sim_netlist.v vlog -sv ../cpri_ctrl_nr/cpri_ctrl_nr_decomp_regroup.sv vlog -sv ../cpri_ctrl_nr/cpri_ctrl_nr_tx_data_regroup.sv vlog -sv ../cpri_ctrl_nr/cpri_ctrl_nr_tx_data_sel.sv vlog -sv ../testbench/tb_xxxx.sv vsim -t ps -novopt work.tb_xxxx glbl -L secureip -L simprims_ver -L unifast_ver -L unimacro_ver -L unisims_ver -L xpm log -r /*
以上編寫完成
其中 ../ 為sim.do文件當(dāng)前目錄的上一級(jí)文件夾,../../ 則為上兩級(jí)文件夾
IF_DDS_sim_netlist.v 就是vivado IP核生成以后,出來的仿真用.v文件
vlib work; 在sim.do文件夾目錄下在創(chuàng)建一個(gè)work文件夾
5.打開modelsim窗口
在gui界面輸入
cd {sim.do文件路徑}
{}中的內(nèi)容就是sim.do文件的路徑,絕對(duì)路徑。
例如
cd {E:cpri_ctrl_topsim}
輸入完成以后,直接輸入 do sim.do 指令
即可
審核編輯:劉清
-
Xilinx
+關(guān)注
關(guān)注
73文章
2185瀏覽量
125395 -
Vivado
+關(guān)注
關(guān)注
19文章
835瀏覽量
68807 -
MODELSIM仿真
+關(guān)注
關(guān)注
0文章
15瀏覽量
7525
原文標(biāo)題:?jiǎn)为?dú)使用modelsim仿真xilinx
文章出處:【微信號(hào):pdh的FPGA,微信公眾號(hào):pdh的FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
如何在ModelSim中添加Xilinx仿真庫(kù)
安富利GSM給您說說ModelSim仿真XILINX庫(kù)添加
Xilinx ISE 12.2 調(diào)用Modelsim進(jìn)行行為仿真詳解
Altera和Xilinx Modelsim仿真庫(kù)
FIR在單獨(dú)用modelsim仿真
減少Xilinx Ise與Modelsim聯(lián)合仿真的錯(cuò)誤方法

Xilinx ISE是如何調(diào)用ModelSim進(jìn)行仿真的

仿真軟件ModelSim及其應(yīng)用,ModelSim的仿真流程
Modelsim仿真教程Modelsim的基礎(chǔ)入門基礎(chǔ)教程免費(fèi)下載

基于ModelSim使用四ModelSim手動(dòng)仿真教程
Vivado調(diào)用Modelsim仿真

評(píng)論