本文翻譯轉(zhuǎn)載于：Cadence blog

作者：Reela

在身處技術(shù)驅(qū)動(dòng)的大環(huán)境中，半導(dǎo)體設(shè)計(jì)需要做到更迅速、更節(jié)能以及更穩(wěn)健。為了滿足這一需求，半導(dǎo)體制造企業(yè)需要不斷突破技術(shù)創(chuàng)新。通過對(duì)更多參數(shù)及其影響的分析，客戶才能實(shí)現(xiàn)較現(xiàn)行設(shè)計(jì)方法更優(yōu)秀的 PPA 目標(biāo)。例如，全局額定值或全局的裕度會(huì)造成性能和功耗的顯著浪費(fèi)。

為了應(yīng)對(duì)類似挑戰(zhàn)，Cadence 持續(xù)創(chuàng)新并開發(fā)了 Cadence Tempus 設(shè)計(jì)穩(wěn)健性分析（DRA）套件，提供解決上述問題所需要的分析能力。該套件采用先進(jìn)的建模算法，賦能工程師分析，識(shí)別并糾正對(duì)變化極為敏感的關(guān)鍵設(shè)計(jì)要素，包括適用于模塊級(jí)的 Tempus ECO Options 和子系統(tǒng)/全芯片級(jí)的 Cadence Certus 收斂解決方案，兩者皆可在 Innovus 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)中調(diào)用。通過充分發(fā)揮套件的高級(jí)分析特性，客戶可以強(qiáng)化設(shè)計(jì)穩(wěn)健性，優(yōu)化功耗、性能和面積（PPA）目標(biāo)，較傳統(tǒng)基于裕度的方法實(shí)現(xiàn)最高達(dá) 10% 的 PPA 目標(biāo)提升。

TempusDRA 套件

Tempus DRA 套件集合了卓越的分析能力，針對(duì)老化效應(yīng)、電壓降和閾值電壓偏斜等不同類型的時(shí)序偏差，解決設(shè)計(jì)層的穩(wěn)健性問題。該套件包括 5 種高級(jí)分析能力，分別適用于穩(wěn)健半導(dǎo)體設(shè)計(jì)的特定流程。

老化穩(wěn)健性

01

Tempus DRA 套件以其卓越的老化穩(wěn)健性分析能力在業(yè)界獨(dú)樹一幟，PPA 目標(biāo)最高可提高 10%，適用于汽車、航空航天、消費(fèi)者電子、移動(dòng)設(shè)備和大規(guī)模計(jì)算等領(lǐng)域。該套件允許工程師在 Cadence Liberate Library 表征化流程工具內(nèi)控制老化表征環(huán)境及參數(shù)，提供老化環(huán)境的完整分析結(jié)果，并通過統(tǒng)計(jì)學(xué)圖表直觀呈現(xiàn)應(yīng)力和恢復(fù)狀態(tài)。

與老化感知時(shí)序和限制結(jié)合，老化穩(wěn)健性可以實(shí)現(xiàn) SPICE 級(jí)精度的卓越 PPA 結(jié)果。在臺(tái)積電 TMI 和其他 SPICE 可靠性模型的支持下，可以跟蹤任意場(chǎng)景下的靜態(tài)時(shí)序分析（STA）、實(shí)例老化、非統(tǒng)一老化及恢復(fù)模型選擇，并且能調(diào)節(jié) STA 的最優(yōu)設(shè)置。得益于此，老化效應(yīng)導(dǎo)致的非必要延遲被清除，進(jìn)一步加速設(shè)計(jì)收斂。

電壓穩(wěn)健性

02

電壓穩(wěn)健性分析與 Tempus 電源完整性（PI）和 Voltus IC 電源完整性解決方案無縫集成，大幅提升了現(xiàn)有的簽核解決方案。該集成采用了新一代（IR）壓降分析和修復(fù)技術(shù)。電壓穩(wěn)健性分析通過 Tempus ECO Option 實(shí)現(xiàn)修復(fù)流程的自動(dòng)化，并通過優(yōu)化 Victim 及 Aggressor 信號(hào)路徑解決壓降問題。值得注意的是，該分析可以識(shí)別傳統(tǒng) IR 壓降簽核方法容易忽略的時(shí)序違例，防止可能導(dǎo)致高昂成本硅片失效的發(fā)生。最大 IR 壓降設(shè)計(jì)裕度的降低也可以幫助實(shí)現(xiàn)更優(yōu)的 PPA 目標(biāo)。

時(shí)序穩(wěn)健性

03

時(shí)序穩(wěn)健性分析是 Tempus DRA 套件的第三項(xiàng)分析能力。這項(xiàng)強(qiáng)大的能力可以通過對(duì)硅片性能的統(tǒng)計(jì)學(xué)測(cè)量而達(dá)到時(shí)序的準(zhǔn)確性，在符合 Sigma 可靠性要求的同時(shí)顯著提高設(shè)計(jì) PPA。其用戶友好的界面可以加速設(shè)計(jì)局部更改（ECO）流程，提供相較于傳統(tǒng) SPICE 蒙特卡洛分析更直截了當(dāng)?shù)姆椒ā?/p>

硅預(yù)測(cè)

04

硅預(yù)測(cè)是 Tempus DRA 套件的第四項(xiàng)分析能力，專注于硅片特性的持續(xù)調(diào)優(yōu)，可以對(duì)硅片的設(shè)備模型、庫和目標(biāo)設(shè)備模型提供快速反饋，幫助設(shè)計(jì)工程師對(duì)設(shè)計(jì)進(jìn)行快速調(diào)整。硅預(yù)測(cè)支持包括 PBA（物理設(shè)計(jì)、構(gòu)建和分析），GBA（全局構(gòu)建與分析）等設(shè)計(jì)的各個(gè)階段，并在 Tempus 時(shí)序解決方案、Tempus ECO Option 和 Innovus 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)中可用。

設(shè)計(jì)工程師可以用硅預(yù)測(cè)功能建立模型與硬件的相關(guān)性，獲得理想的硅片性能，并在 Tempus 時(shí)序和 Liberate 表征化流程期間實(shí)現(xiàn)精準(zhǔn)的統(tǒng)計(jì)學(xué)建模，在硅前靜態(tài)時(shí)序分析（STA）簽核時(shí)識(shí)別離散參數(shù)。該分析能力可以賦能設(shè)計(jì)團(tuán)隊(duì)，助其達(dá)成確鑿的收斂和優(yōu)化，利用硅預(yù)測(cè)預(yù)判延遲，并提高 PPA 和良率。

電壓閾值偏斜穩(wěn)健性

05

電壓閾值（VT）偏斜穩(wěn)健性是 Tempus DRA 套件的第五項(xiàng)分析能力，用于應(yīng)對(duì)目前 STA 方法固有的時(shí)序悲觀。Tempus DRA 套件幫助工程師更靈敏的分析 TT（溫度和電壓）corners，為每個(gè) VT 類型執(zhí)行快速降額以將延遲優(yōu)化至慢 corners 和快 corners（SSG 和 FFG）。設(shè)計(jì)師可以將庫與 VT 類型捆綁，為每個(gè) VT 類型定義慢和快降額。Tempus DRA 套件可以執(zhí)行優(yōu)化排列，并根據(jù) VT 類型的啟動(dòng)和捕捉路徑找出最差的松弛變量。

Tempus DRA 套件是一套高級(jí)分析能力的完整合集，致力于增強(qiáng)設(shè)計(jì)層穩(wěn)健性，對(duì)比傳統(tǒng)方法實(shí)現(xiàn)更卓越的 PPA 提升。得益于其對(duì)老化穩(wěn)健性、電壓穩(wěn)健性、時(shí)序穩(wěn)健性、硅預(yù)測(cè)和 VT 偏斜穩(wěn)健性的專注，該套件可以助力設(shè)計(jì)團(tuán)隊(duì)在快速迭代的技術(shù)環(huán)境下創(chuàng)建更高效、可靠、具有競(jìng)爭(zhēng)力的半導(dǎo)體解決方案。這是實(shí)現(xiàn)新一代半導(dǎo)體設(shè)計(jì)的關(guān)鍵一步。

Tempus DRA 套件是廣泛 Cadence 數(shù)字與簽核工作流程的組成部分，支持 Cadence 智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，助理實(shí)現(xiàn)卓越的片上系統(tǒng)（SoC）設(shè)計(jì)。

點(diǎn)擊文末“閱讀原文”，了解更多 Tempus 時(shí)序解決方案的高級(jí)分析特性。

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過 30 年的計(jì)算軟件專業(yè)積累。基于公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息，請(qǐng)?jiān)L問公司網(wǎng)站 www.cadence.com。

2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊(cè)商標(biāo)。所有其他標(biāo)識(shí)均為其各自所有者的資產(chǎn)。