EasyGo技術(shù)路線主要是基于FPGA進(jìn)行開(kāi)關(guān)精確建模的方式，在保證1us小步長(zhǎng)仿真精度的前提下，盡量做到更多鏈?zhǔn)絊VG單元模塊的串聯(lián)。如下圖Demo模型，為容量12MVA,10KV的鏈?zhǔn)絊VG系統(tǒng)，交流電網(wǎng)側(cè)為10kv母線，SVG每相由8個(gè)H橋模塊級(jí)聯(lián)而成。每個(gè)H橋承壓1300V。主電路拓?fù)淙缦滤荆?/p>鏈?zhǔn)絊VG demo程序

控制上外環(huán)控制電容電壓（Id_ref）以及無(wú)功功率(Iq_ref)，內(nèi)環(huán)采用電流控制實(shí)現(xiàn)電容均壓以及相間平衡。

計(jì)算出調(diào)制波設(shè)定值后，采用 載波移相來(lái)生成多路脈沖。（本文主要介紹鏈?zhǔn)絊VG的主電路仿真，控制系統(tǒng)系統(tǒng)只采用通用簡(jiǎn)單的控制策略，不作過(guò)多研究）。

為了考慮模型實(shí)時(shí)仿真的可行性。整個(gè)系統(tǒng)采用多個(gè)步長(zhǎng)設(shè)置。整個(gè)電力電子電路系統(tǒng)的仿真步長(zhǎng)為1e-6；而控制系統(tǒng)的控制周期設(shè)定為1e-4，也就是10Khz，載波頻率設(shè)置在2000Hz?？梢钥吹诫x線仿真結(jié)果能較好的跟隨電壓設(shè)定值以及無(wú)功設(shè)定值。

四、實(shí)時(shí)仿真的實(shí)現(xiàn)

我們將利用PXIBox來(lái)進(jìn)行整個(gè)鏈?zhǔn)絊VG的實(shí)時(shí)仿真。我們可以先將模型載入到DeskSim里面來(lái)快速分析模型的信息（DeskSim自帶模型分析功能），整個(gè)系統(tǒng)有135個(gè)關(guān)鍵元件，其中一共有96個(gè)開(kāi)關(guān)器件，需要接收96路脈沖控制指令。整個(gè)系統(tǒng)的主電路部分通過(guò)模型的部署，我們將主電路部分放至在其中一塊FPGA上進(jìn)行1.5us的實(shí)時(shí)仿真，CPU用來(lái)做控制算法運(yùn)行，實(shí)時(shí)步長(zhǎng)1e-4，另外一塊FPGA 用來(lái)做脈沖發(fā)生，這樣，我們利用PXIBox的多FPGA并行的獨(dú)特優(yōu)勢(shì)，一臺(tái)PXIBox即可完成HIL+RCP的半實(shí)物放著驗(yàn)證，控制系統(tǒng)和電路仿真系統(tǒng)通過(guò)物理IO對(duì)接起來(lái)。架構(gòu)如下所示。

由于本demo系統(tǒng)中只使用了一塊FPGA HIL模塊，數(shù)字輸入通道的數(shù)量有限（可以通過(guò)擴(kuò)展多塊HIL板卡來(lái)完成IO的擴(kuò)展），而本算法中單個(gè)H橋的上下管直接采取的是取反操作。所以我們可以利用EasyGo FPGAcoder模塊，對(duì)單個(gè)DI 進(jìn)行取反操作，這樣，我們只需要使用48路DI 即可完成控制指令的接收，在有限的硬件資源下完成超出硬件資源的系統(tǒng)仿真應(yīng)用。具體模型搭建如下所示：

利用PXIBox，我們完成了以上鏈?zhǔn)絊VG的demo實(shí)時(shí)運(yùn)行。具體驗(yàn)證結(jié)果如下：

以上就是為大家分享的鏈?zhǔn)絊VG系統(tǒng)的實(shí)時(shí)仿真應(yīng)用啦，歡迎感興趣的工程師們一起交流，仿真demo會(huì)在下期視頻里更新，需要的朋友可以關(guān)注哈。