電子發(fā)燒友網(wǎng)（文/吳子鵬）根據(jù)臺灣媒體的最新消息，臺積電1nm制程將落腳嘉義科學園區(qū)，臺積電已向相關管理局提出100公頃用地需求，其中40公頃將先設立先進封裝廠，后續(xù)的60公頃將作為1nm建廠用地。

對于這一傳聞，臺積電表示，選擇設廠地點有諸多考量因素，臺積電以中國臺灣地區(qū)作為主要基地，不排除任何可能性，也持續(xù)與管理局合作評估合適的半導體建廠用地。

產(chǎn)業(yè)人士預估，臺積電1nm的投資可能超過萬億新臺幣的級別。

1nm的技術難度極高，可能已經(jīng)是極限

1nm被很多人定義為芯片制造工藝的極限，主要原因是，1nm確實已經(jīng)逼近晶體管制造的物理極限，將會衍生出很多技術難題。

當前，先進制程的主要工藝結構是FinFET (鰭式場效應晶體管) ，又稱3D晶體管。FinFET使用Gate對Fin的包圍實現(xiàn)等效W值的增加，可以更有效地控制溝道區(qū)域，進而更好地控制電流流動，減少漏電流，并能夠有效抑制短溝道效應，提高了設備的性能和能效。

FinFET結構由襯底上的硅體?。ù怪保┏崞M成，柵級圍繞通道提供了良好的通道三面控制。從22nm芯片一直用到5nm，F(xiàn)inFET都是首選結構。不過，到了3nm工藝后，靜態(tài)電流泄漏問題變得越來越嚴重——在3nm工藝里，F(xiàn)inFET對電流的控制能力急劇下降，同時漏電流也在升高。

臺積電計劃在2nm工藝里開始使用第三代工藝結構——GAA-FET（環(huán)繞式柵極場效晶體管），三星在3nm工藝里已經(jīng)開始使用這種結構。GAA-FET通過四面環(huán)繞 Channel，實現(xiàn)對Channel 更強的控制，進一步減小短溝效應的影響。

圖源：三星半導體

根據(jù)三星半導體的介紹，GAA結構有線型（Wire）和片型（Sheet）兩種形態(tài)。Nanowire GAA 必須堆疊多層Wire以加寬總溝道寬度，這使得工藝變得更加復雜。為了解決這個問題，三星半導體沒有選擇線型（Wire），而是采取了寬度更寬的片型（Sheet）形態(tài)的GAA，也就是MBCFET。

圖源：三星半導體

根據(jù)臺媒的報道，臺積電也已經(jīng)正式順利實現(xiàn)GAA技術2nm制程。從工藝進度來說，2nm之后并不是馬上迎來1nm，而是1.4nm，現(xiàn)在的叫法可能是14A，之后就是1nm。臺積電此前透露，該公司已經(jīng)于2022年開始組建1.4nm的團隊，因此現(xiàn)在啟動1nm研發(fā)也不意外。

在1nm量產(chǎn)中，預計三星和臺積電可能還會使用GAA-FET，不過可能會是GAA-FET的進一步演化版，IEDM會議上曾提到過，其中一個演化架構是Forksheet架構。英特爾則認為，可以使用堆疊式CFET場效應管架構，這也是一種GAA-FET的改進結果，屬于堆疊式的GAA-FET，將n型和p型MOS元件堆疊在一起。

不過即便是有結構改進，1nm還是需要面臨很多挑戰(zhàn)，比如更加突出的量子隧穿現(xiàn)象。該現(xiàn)象指出，當芯片制造工藝來到1nm時，電子會發(fā)生量子隧穿現(xiàn)象，這會導致晶體管的性能受到限制。量子隧穿實際上就是不受控制的漏電，造成不可控的發(fā)熱。

為了讓漏電可控，材料創(chuàng)新和結構創(chuàng)新一樣重要，為了實現(xiàn)1nm制程，業(yè)界很早就開始研發(fā)新材料以應對新挑戰(zhàn)。目前產(chǎn)業(yè)界已經(jīng)證明，使用非硅材料可以實現(xiàn)1nm制程。2019年，IMEC就提出，2D材料可實現(xiàn)1nm以下的工藝節(jié)點。當時所采用的材料是二硫化鉬(MoS2) 。二硫化鉬一個重要的特性是可以以穩(wěn)定的形式生長，厚度僅為一個原子，且在該尺度上具有原子精度。

臺積電同樣在進行2D材料的探索，臺積電和麻省理工學院、南洋理工大學曾聯(lián)合發(fā)表了一篇論文，描述單層材料如何受到金屬導電間隙的影響。論文指出，通過使用金屬鉍和一些半導體單層過渡金屬二硫族化物，可以實現(xiàn)更小的晶體管，這些2D材料包括二硫化鉬（MoS2）、二硫化鎢（WS2）和二硒化鎢（WSe2）。

很多業(yè)者認為，1nm量產(chǎn)面臨多方面的問題，很可能已經(jīng)是芯片制造工藝的極限。

1nm芯片非常昂貴，光刻機就超過4億美元

除了技術和材料方面的挑戰(zhàn)之外，晶圓代工廠想要量產(chǎn)1nm，也需要承擔成本和客戶方面的風險，因為1nm工藝確實是太貴了。

有分析報告指出，想要制造1nm芯片，現(xiàn)有的光刻機都不能滿足需求。全球光刻機龍頭企業(yè)ASML預計，將會在2025年，也就是2nm量產(chǎn)之后再更新一代光刻機，基于High NA技術，將NA指標從當前的0.33提升到0.55，進一步提升光刻分辨率。這個下一代光刻機將主要用于1.4nm工藝的量產(chǎn)，售價是非常昂貴的，將達到4億美元，是現(xiàn)有光刻機價格的2.8倍。

然而，這可能還不是極限。ASML表示，這款0.55NA數(shù)值孔徑的EUV光刻機應該能夠支撐至少1.4納米芯片的制造，但對于1納米芯片而言，目前尚無確切明確的方案。那么，我們也可以理解為，如果再需要給1nm重新設計光刻機，價格可能會更高。然而，就現(xiàn)在這個1.5億美元的光刻機，以及工藝成本，已經(jīng)讓臺積電有點吃不消了?；乜磁_積電從2022年第四季度到2023年第二季度的毛利率，從62.2%下降到了54.1%。就這樣，也就只有蘋果公司用得起。據(jù)悉，臺積電3nm工藝每片晶圓的價格大概是2萬美元，5nm時是1.6萬美元。臺媒指出，蘋果作為唯一的3nm用戶，擁有很強的議價能力，將3nm成本壓到一個很低的水平，進而導致臺積電毛利率承壓。而反觀高通，本來可以借助3nm進一步拉近和蘋果A系列的性能差距，不過由于價格太高，最終選擇了三星的工藝。

3nm都是如此了，很難想象，下面要經(jīng)過2nm、1.4nm之后才能到1nm，屆時1nm的成本會達到一個怎樣的程度。

雖然1nm可能面臨無人用得起的情況，不過產(chǎn)業(yè)界對于量產(chǎn)1nm依然是趨之若鶩。先不說已經(jīng)展開軍備競賽的臺積電和三星，英特爾對量產(chǎn)1nm也是信心滿滿，和臺積電一樣，甚至是比臺積電更早，英特爾也有自己的1萬億個晶體管的芯片封裝路線，在這個路線下，也包含1nm制造工藝。

根據(jù)此前的報道，日本芯片制造商Rapidus與東京大學聯(lián)手法國半導體研究機構Leti，也在共同開發(fā)1nm芯片。另外，IBM和IMEC也在致力于量產(chǎn)1nm。

當然，也有人質疑1nm的存在合理性。根據(jù)預期數(shù)據(jù)，1nm芯片相比于現(xiàn)有的5nm芯片，其性能可能提升20%至30%，而功耗可能降低25%至40%。不到50%的能效提升，卻需要為此支付數(shù)倍，甚至是數(shù)十倍的成本，終端市場可能很難接受這樣的芯片。

不過，贊同的人認為，1nm可能會通過材料創(chuàng)新等開啟芯片制造的新模式，我們無法用今天的眼光去定義未來的科技創(chuàng)新，就像我們當年從微米時代進入納米時代，以及40nm進入28nm一樣，1nm技術的高成本和復雜性也可能導致半導體行業(yè)的進一步集中，但同時也會出現(xiàn)更新的高性能運算應用來啟用1nm工藝。

結語

摩爾定律是一個經(jīng)濟定律，雖然放緩了，不過還遠遠沒有到消亡的時刻。按照臺積電等廠商的計劃，預計將會在2026年量產(chǎn)1.4nm工藝，然后在2028年1nm將正式量產(chǎn)。不過，從目前的情況來看，延期是大概率事件。

1nm已經(jīng)突破了硅材料的極限，因此除了需要更先進的光刻機等設備之外，材料創(chuàng)新也是一大重點，在此過程中，產(chǎn)業(yè)界可能會摸索到一條嶄新的工藝迭代路徑，將先進工藝水平繼續(xù)向下推進。站在現(xiàn)在的節(jié)點說，1nm太貴完全沒有必要，還為時過早。