chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

NoC DDRMC LPDDR4上運(yùn)行AMD Versal? Adaptive SoC DCMAC設(shè)計(jì)示例

XILINX開(kāi)發(fā)者社區(qū) ? 來(lái)源:XILINX開(kāi)發(fā)者社區(qū) ? 2024-04-24 09:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇文章將介紹針對(duì) NoC DDRMC LPDDR4 的 DCMAC 設(shè)計(jì)示例的硬件測(cè)試。

注釋?zhuān)?/strong>默認(rèn) DCMAC 設(shè)計(jì)示例不包含 NoC DDRMC:

25557dee-0172-11ef-a297-92fbcf53809c.png

接下來(lái)的步驟:

按下圖所示,配置 NOC DDRMC 并連接到 CIPS。

25658e8c-0172-11ef-a297-92fbcf53809c.png

在 XDC 文件中為所選器件/開(kāi)發(fā)板編寫(xiě)約束。此處目標(biāo)開(kāi)發(fā)板是 VPK120 評(píng)估板。

單擊 Generate Device Image。從“Synthesis” 開(kāi)始操作,經(jīng)過(guò)“Implementation”,然后生成鏡像 (.pdi)。

生成鏡像后,請(qǐng)導(dǎo)航到“File?→?Export?→?Export Hardware”以導(dǎo)出硬件用于創(chuàng)建應(yīng)用。

2576622a-0172-11ef-a297-92fbcf53809c.png

導(dǎo)航到.xsa文件所在路徑并單擊 Finish 以生成該文件。選擇 Tools?→?Launch AMD Vitis IDE,以使用 VitisIDE 創(chuàng)建應(yīng)用。

提供工作空間路徑以創(chuàng)建應(yīng)用。設(shè)置完成后就會(huì)啟動(dòng) Vitis 窗口。

選擇 Create Application Project。

瀏覽導(dǎo)出的硬件文件 (.xsa) 路徑。

輸入應(yīng)用工程名稱(chēng)(例如,dcmac_lpddr4),然后單擊“Next”。???

2580eb0a-0172-11ef-a297-92fbcf53809c.png

選擇 Empty Application,然后單擊“Finish”。

258adeb2-0172-11ef-a297-92fbcf53809c.png

將 C 語(yǔ)言文件添加到應(yīng)用中。右鍵單擊“Source”,然后選擇“Import Sources”。

2595f02c-0172-11ef-a297-92fbcf53809c.png

指定“Import Sources”窗口瀏覽路徑:

./dcmac_0_ex/ dcmac_0_ex.gen/sources_1/bd/dcmac_0_core_support/ip/ dcmac_0_core_support_dcmac_0_core_0/sample_c_files/,

選中 dcmac_0_exdes_test.c,然后單擊“Finish”。

25a3ad02-0172-11ef-a297-92fbcf53809c.png

請(qǐng)確保在連接器腳本中選中 LPDDR4(axi_nox_ddr)。

25bbd9ae-0172-11ef-a297-92fbcf53809c.png

連接器腳本:

25cef534-0172-11ef-a297-92fbcf53809c.png

構(gòu)建工程。此操作會(huì)使“Debug”文件夾內(nèi)生成 .elf 文件。

25de7afe-0172-11ef-a297-92fbcf53809c.png

在 VPK120 評(píng)估板上確認(rèn)設(shè)計(jì):?

當(dāng)比特流 (.pdi) 文件和應(yīng)用文件 (.elf) 全部就緒后,給 AMD VersalAdaptive SoC 開(kāi)發(fā)板上電。

確保所有電源 UART 和環(huán)回線纜連接都已正確連接。

在轉(zhuǎn)儲(chǔ) MRMAC 鏡像前,請(qǐng)使用 BEAM 工具按所需參考頻率來(lái)配置器件。

BEAM 工具步驟:

給 AMD Versal Device 上電,并連接到 Console(此處是 VPK120 評(píng)估板)。

輸入 EXT,隨后按 Enter 回車(chē)鍵和 Tab 跳格鍵。

25e8917e-0172-11ef-a297-92fbcf53809c.png ? ?

輸入 if config eth0 192.168.1.1?

25f214ba-0172-11ef-a297-92fbcf53809c.png

將本地計(jì)算機(jī)配置為 192.168.1.2。

25fd6824-0172-11ef-a297-92fbcf53809c.png

以太網(wǎng)線纜從本地計(jì)算機(jī)連接到 VPK120 評(píng)估板,并檢查以太網(wǎng)鏈接的連接情況。

ping 192.168.1.2?

26090260-0172-11ef-a297-92fbcf53809c.png

在本地計(jì)算機(jī)瀏覽器中,輸入 192.168.1.1:50002

2617dc68-0172-11ef-a297-92fbcf53809c.png

單擊“Test The Board”(測(cè)試開(kāi)發(fā)板),并設(shè)置時(shí)鐘。

DCMAC GTM REFCLK:156.25 MHz(與 DCMAC IP GUI 配置相匹配)

NoC DDRMC LPDDR4:200MHz(與 NoC DDRMC IP GUI 配置相匹配)

26ffc28a-0172-11ef-a297-92fbcf53809c.png

存儲(chǔ)器狀態(tài):

打開(kāi)硬件管理器并對(duì)生成 PDI 進(jìn)行編程。

檢查校準(zhǔn)狀態(tài)是否是 PASS。

如果校準(zhǔn)狀態(tài)為 FAIL,則請(qǐng)務(wù)必復(fù)查 NOC DDRMC 配置、時(shí)鐘設(shè)置、復(fù)位,然后執(zhí)行存儲(chǔ)器接口調(diào)試。

27214dc4-0172-11ef-a297-92fbcf53809c.png

DCMAC 設(shè)計(jì)示例運(yùn)行:

返回 AMD Vitis Platform 并運(yùn)行配置。

272bd294-0172-11ef-a297-92fbcf53809c.png

在控制臺(tái)/Tera Term 中復(fù)查結(jié)果。

274e873a-0172-11ef-a297-92fbcf53809c.png

總結(jié):

當(dāng) DCMAC IP 示例設(shè)計(jì)配置為“Even Active Lanes”時(shí),通道 0 和通道 2 處于活動(dòng)狀態(tài);當(dāng) DCMAC IP 示例設(shè)計(jì)配置“Odd Active Lanes”時(shí),通道 1 和通道 3 處于活動(dòng)狀態(tài)。

注釋?zhuān)撼癟ransceiver Config Protocol”中的“Advanced Receiver”設(shè)置外,建議不要手動(dòng)更改配置。但這會(huì)導(dǎo)致 write_bd_tcl運(yùn)行失敗。

審核編輯:劉清
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    5635

    瀏覽量

    176017
  • 連接器
    +關(guān)注

    關(guān)注

    99

    文章

    15390

    瀏覽量

    140601
  • 計(jì)算機(jī)
    +關(guān)注

    關(guān)注

    19

    文章

    7663

    瀏覽量

    90834
  • SoC芯片
    +關(guān)注

    關(guān)注

    1

    文章

    646

    瀏覽量

    35827
  • UART接口
    +關(guān)注

    關(guān)注

    0

    文章

    124

    瀏覽量

    15877

原文標(biāo)題:開(kāi)發(fā)者分享|NoC DDRMC LPDDR4 上運(yùn)行 AMD Versal? Adaptive SoC DCMAC 設(shè)計(jì)示例

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL通過(guò)NoC讀寫(xiě)DDR4實(shí)驗(yàn)(4)

    Versal的DDR4是通過(guò)NoC訪問(wèn),因此需要添加NoC IP進(jìn)行配置。
    的頭像 發(fā)表于 03-22 17:18 ?4167次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL通過(guò)<b class='flag-5'>NoC</b>讀寫(xiě)DDR<b class='flag-5'>4</b>實(shí)驗(yàn)(<b class='flag-5'>4</b>)

    論手機(jī)運(yùn)行內(nèi)存 LPDDR 4X在LPDDR4的基礎(chǔ)上有哪些提升

    在這里就簡(jiǎn)單分析下它們的區(qū)別:電壓不同 LPDDR4X功耗更低基于LPDDR4對(duì)比LPDDR3在節(jié)能省電這一塊效果并不明顯,一些存儲(chǔ)大廠又推出了
    發(fā)表于 07-03 11:39

    LPDDR4LPDDR3與LPDDR4X的區(qū)別是什么?

    LPDDR4、LPDDR3與LPDDR4X分別是什么?LPDDR4LPDDR3區(qū)別是什么?LPDDR4
    發(fā)表于 06-18 07:59

    LPDDR5相對(duì)于LPDDR4,性能上又有哪些提升呢?

    什么是LPDDR5?LPDDR4又是什么?LPDDR5相對(duì)于LPDDR4,性能上又有哪些提升呢?
    發(fā)表于 06-18 08:22

    LPDDR4X與LPDDR4的區(qū)別到底在哪里?

    LPDDR4X與LPDDR4的區(qū)別到底在哪里?LPDDR4X在LPDDR4的基礎(chǔ)上有哪些提升?
    發(fā)表于 06-18 09:07

    lpddr4頻率無(wú)法修改怎么解決?

    如題降低lpddr4時(shí)鐘頻率為800M,使用lpddr4型號(hào)為MT53E1536M32D4DT-046 應(yīng)用MX8M_Plus_LPDDR4_RPA_v8.xlsx配置
    發(fā)表于 06-02 07:26

    DDR4/LPDDR4硬核控制器I/O plannin的設(shè)計(jì)和實(shí)現(xiàn)

    Versal新一代ACAP器件,除了延續(xù)之前Ultrascale/Ultrascale+系列器件已有的DDR4 IP之外,還配置了最新的DDR
    的頭像 發(fā)表于 07-06 10:42 ?5004次閱讀

    使用用戶(hù)為 LPDDR4 和 x8 或 x16 DDR4 組件接口指定的 DQS 字節(jié)交換生成管腳分配時(shí),其中可能包含錯(cuò)誤且需更改

    本設(shè)計(jì)咨詢(xún)涵蓋如下 Versal DDRMC 設(shè)計(jì):使用對(duì)應(yīng) LPDDR4 和 x8 或 x16 DDR4 組件接口的 DQS 字節(jié)組管腳交換所生成的設(shè)計(jì)。
    發(fā)表于 08-09 11:33 ?2611次閱讀

    JESD209-4B LPDDR4標(biāo)準(zhǔn)

    LPDDR4的標(biāo)準(zhǔn),2017年,JESD209-4B
    發(fā)表于 12-12 14:59 ?33次下載

    Versal ACAP DDRMC-DDR4、LPDDR4LPDDR4X外部參考時(shí)鐘設(shè)計(jì)指南

    本文旨在呈現(xiàn)使用 DDR4LPDDR4LPDDR4X 存儲(chǔ)器控制器的 Versal ACAP 器件的外部參考時(shí)鐘電路要求
    的頭像 發(fā)表于 07-10 16:02 ?1836次閱讀
    <b class='flag-5'>Versal</b> ACAP <b class='flag-5'>DDRMC-DDR4</b>、<b class='flag-5'>LPDDR4</b>和<b class='flag-5'>LPDDR4</b>X外部參考時(shí)鐘設(shè)計(jì)指南

    AMD Versal系列FPGA NoC介紹及實(shí)戰(zhàn)

    NoC是相對(duì)于SoC的新一代片互連技術(shù),從計(jì)算機(jī)發(fā)展的歷史可以看到NoC 必將是SoC 之后的下一代主流技術(shù)
    發(fā)表于 07-13 15:56 ?1218次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>系列FPGA <b class='flag-5'>NoC</b>介紹及實(shí)戰(zhàn)

    LPDDR4是什么意思?LPDDR4X內(nèi)存是什么意思?

    的內(nèi)存速度和更低的功耗。 LPDDR4LPDDR4X的主要區(qū)別在于功耗的優(yōu)化。 LPDDR4內(nèi)存 LPDDR4內(nèi)存是一種第四代低功耗DD
    的頭像 發(fā)表于 08-21 17:16 ?1.1w次閱讀

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計(jì)CED示例

    本文可讓開(kāi)發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CP
    的頭像 發(fā)表于 05-10 09:39 ?1029次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> CPM PCIE PIO EP設(shè)計(jì)CED<b class='flag-5'>示例</b>

    如何通過(guò)PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

    在功耗敏感的系統(tǒng)里,我們通常會(huì)在系統(tǒng)空閑的時(shí)候?qū)⑾到y(tǒng)休眠,然后可以通過(guò)一些外設(shè)的輸入來(lái)喚醒系統(tǒng),比如 Uart、USB 和 GPIO。AMD Versal?Adaptive SoC
    的頭像 發(fā)表于 12-17 10:07 ?848次閱讀
    如何通過(guò)PMC_GPIO喚醒<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> Linux系統(tǒng)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件 DDR4 硬核控制器 DDRMC 跑仿真時(shí),按照
    的頭像 發(fā)表于 01-10 13:33 ?975次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b> <b class='flag-5'>DDRMC</b>如何使用Micron仿真模型進(jìn)行仿真