本篇文章將介紹針對 NoC DDRMC LPDDR4 的 DCMAC 設(shè)計示例的硬件測試。
注釋:默認(rèn) DCMAC 設(shè)計示例不包含 NoC DDRMC:

接下來的步驟:
按下圖所示,配置 NOC DDRMC 并連接到 CIPS。

在 XDC 文件中為所選器件/開發(fā)板編寫約束。此處目標(biāo)開發(fā)板是 VPK120 評估板。
單擊 Generate Device Image。從“Synthesis” 開始操作,經(jīng)過“Implementation”,然后生成鏡像 (.pdi)。
生成鏡像后,請導(dǎo)航到“File?→?Export?→?Export Hardware”以導(dǎo)出硬件用于創(chuàng)建應(yīng)用。

導(dǎo)航到.xsa文件所在路徑并單擊 Finish 以生成該文件。選擇 Tools?→?Launch AMD Vitis IDE,以使用 VitisIDE 創(chuàng)建應(yīng)用。
提供工作空間路徑以創(chuàng)建應(yīng)用。設(shè)置完成后就會啟動 Vitis 窗口。
選擇 Create Application Project。
瀏覽導(dǎo)出的硬件文件 (.xsa) 路徑。
輸入應(yīng)用工程名稱(例如,dcmac_lpddr4),然后單擊“Next”。???

選擇 Empty Application,然后單擊“Finish”。

將 C 語言文件添加到應(yīng)用中。右鍵單擊“Source”,然后選擇“Import Sources”。

指定“Import Sources”窗口瀏覽路徑:
./dcmac_0_ex/ dcmac_0_ex.gen/sources_1/bd/dcmac_0_core_support/ip/ dcmac_0_core_support_dcmac_0_core_0/sample_c_files/,
選中 dcmac_0_exdes_test.c,然后單擊“Finish”。

請確保在連接器腳本中選中 LPDDR4(axi_nox_ddr)。

連接器腳本:

構(gòu)建工程。此操作會使“Debug”文件夾內(nèi)生成 .elf 文件。

在 VPK120 評估板上確認(rèn)設(shè)計:?
當(dāng)比特流 (.pdi) 文件和應(yīng)用文件 (.elf) 全部就緒后,給 AMD VersalAdaptive SoC 開發(fā)板上電。
確保所有電源 UART 和環(huán)回線纜連接都已正確連接。
在轉(zhuǎn)儲 MRMAC 鏡像前,請使用 BEAM 工具按所需參考頻率來配置器件。
BEAM 工具步驟:
給 AMD Versal Device 上電,并連接到 Console(此處是 VPK120 評估板)。
輸入 EXT,隨后按 Enter 回車鍵和 Tab 跳格鍵。
? ?
輸入 if config eth0 192.168.1.1? 
將本地計算機(jī)配置為 192.168.1.2。

用以太網(wǎng)線纜從本地計算機(jī)連接到 VPK120 評估板,并檢查以太網(wǎng)鏈接的連接情況。
ping 192.168.1.2?

在本地計算機(jī)瀏覽器中,輸入 192.168.1.1:50002

單擊“Test The Board”(測試開發(fā)板),并設(shè)置時鐘。
DCMAC GTM REFCLK:156.25 MHz(與 DCMAC IP GUI 配置相匹配)
NoC DDRMC LPDDR4:200MHz(與 NoC DDRMC IP GUI 配置相匹配)

存儲器狀態(tài):
打開硬件管理器并對生成 PDI 進(jìn)行編程。
檢查校準(zhǔn)狀態(tài)是否是 PASS。
如果校準(zhǔn)狀態(tài)為 FAIL,則請務(wù)必復(fù)查 NOC DDRMC 配置、時鐘設(shè)置、復(fù)位,然后執(zhí)行存儲器接口調(diào)試。

DCMAC 設(shè)計示例運行:
返回 AMD Vitis Platform 并運行配置。

在控制臺/Tera Term 中復(fù)查結(jié)果。

總結(jié):
當(dāng) DCMAC IP 示例設(shè)計配置為“Even Active Lanes”時,通道 0 和通道 2 處于活動狀態(tài);當(dāng) DCMAC IP 示例設(shè)計配置“Odd Active Lanes”時,通道 1 和通道 3 處于活動狀態(tài)。
注釋:除“Transceiver Config Protocol”中的“Advanced Receiver”設(shè)置外,建議不要手動更改配置。但這會導(dǎo)致 write_bd_tcl運行失敗。
-
以太網(wǎng)
+關(guān)注
關(guān)注
41文章
5966瀏覽量
180171 -
連接器
+關(guān)注
關(guān)注
102文章
16061瀏覽量
146331 -
計算機(jī)
+關(guān)注
關(guān)注
19文章
7786瀏覽量
92954 -
SoC芯片
+關(guān)注
關(guān)注
2文章
668瀏覽量
37034 -
UART接口
+關(guān)注
關(guān)注
0文章
124瀏覽量
16331
原文標(biāo)題:開發(fā)者分享|NoC DDRMC LPDDR4 上運行 AMD Versal? Adaptive SoC DCMAC 設(shè)計示例
文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例
AMD 7nm Versal系列器件NoC的使用及注意事項
論手機(jī)運行內(nèi)存 LPDDR 4X在LPDDR4的基礎(chǔ)上有哪些提升
LPDDR4、LPDDR3與LPDDR4X的區(qū)別是什么?
LPDDR4X與LPDDR4的區(qū)別到底在哪里?
lpddr4頻率無法修改怎么解決?
DDR4/LPDDR4硬核控制器I/O plannin的設(shè)計和實現(xiàn)
使用用戶為 LPDDR4 和 x8 或 x16 DDR4 組件接口指定的 DQS 字節(jié)交換生成管腳分配時,其中可能包含錯誤且需更改
Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設(shè)計指南
AMD Versal系列FPGA NoC介紹及實戰(zhàn)
LPDDR4是什么意思?LPDDR4X內(nèi)存是什么意思?
AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計CED示例
AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真
NoC DDRMC LPDDR4上運行AMD Versal? Adaptive SoC DCMAC設(shè)計示例
評論