絕緣體上硅（SOI）技術(shù)的基本思想是通過將承載電子器件的晶片表面的薄層與用作機(jī)械支撐的塊晶片電絕緣來解決器件和襯底之間的寄生效應(yīng)。

大多數(shù)微電子器件僅利用硅晶圓頂部前幾百納米用于電路傳輸。晶片厚度的其余幾百微米幾乎完全用作器件的機(jī)械支撐。器件和襯底之間的電相互作用可能會(huì)導(dǎo)致許多有害的寄生效應(yīng)。絕緣體上硅（SOI）技術(shù)的基本思想是通過將承載電子器件的晶片表面的薄層與用作機(jī)械支撐的塊晶片電絕緣來解決這個(gè)問題。這可以通過將器件層放置在由絕緣材料制成的晶片上來實(shí)現(xiàn)（見圖1），或者通過使用絕緣夾層將器件層與硅塊分離（見圖 2）。大多數(shù)當(dāng)前的SOI方法都集中在絕緣夾層結(jié)構(gòu)上。

圖1硅器件層在絕緣體上

圖2埋層絕緣體層將表面 Si 層與Si襯底分隔開

為什么要使用SOI？

①避免器件和襯底之間相互作用而產(chǎn)生不必要的寄生效應(yīng)，主要是降低源極和漏極與襯底之間產(chǎn)生的寄生電容。

②防止閂鎖，由于在CMOS工藝中形成寄生pnp和npn 雙極型晶體管，導(dǎo)致Vdd和Vss軌道之間產(chǎn)生低阻抗路徑。這些BJT形成具有正反饋的pnpn結(jié)構(gòu)，將電源軌道短路至接地，從而導(dǎo)致過大電流流動(dòng)，造成器件損壞。

③器件的完全電介質(zhì)隔離降低了寄生電容，從而提高了性能?？朔藖單⒚灼骷逃械亩虦系佬?yīng)。

④隨著晶體管的縮小，柵極的長(zhǎng)度也隨之減小。柵極對(duì)通道區(qū)域的控制也隨之減小，從而降低了晶體管的性能。SOI使用體偏置來提供對(duì)通道的更多控制。

⑤減少因亞閾值漏電和二極管漏電流而增加的漏電功率。

SOI 晶圓的結(jié)構(gòu)

SOI晶圓結(jié)構(gòu)具有三個(gè)基本特征：

頂部硅器件層：該超薄層能夠形成有源器件，一般5nm~2μm；

埋氧層(BOX)：隔離器件層，一般5nm~2μm；

硅襯底：提供機(jī)械強(qiáng)度和支撐，一般200~700μm。