本文主要介紹了一種在完全工作條件下測(cè)試前測(cè)量 LLC 諧振回路增益曲線的方法，包括其接線圖、測(cè)試結(jié)果示例、在不同次級(jí)配置下的電壓增益轉(zhuǎn)換，以及該方法的優(yōu)點(diǎn)和局限性。
*附件：在完全工作條件下進(jìn)行測(cè)試之前測(cè)量 LLC.pdf

1. 測(cè)量方法及示例
   • 測(cè)量方法接線圖 ：使用頻率響應(yīng)分析器，將其注入信號(hào)和通道 1 測(cè)量跨半橋初級(jí)側(cè)元件連接，通道 2 跨次級(jí)繞組連接并加電阻模擬負(fù)載條件，通過展示通道 2 電壓除以通道 1 電壓的幅值繪制功率級(jí)增益。
   • 測(cè)試結(jié)果示例 ：給出了 LLC 諧振回路增益曲線測(cè)量示例圖，展示了在一定頻率范圍內(nèi)的增益情況。
2. 電壓增益轉(zhuǎn)換
   • 半橋 LLC 功率級(jí)常規(guī)情況 ：輸出電壓近似為輸入電壓、匝數(shù)比和工作頻率下諧振回路增益的乘積。
   • 不同次級(jí)配置選項(xiàng) ：次級(jí)側(cè)配置全波整流器可使傳輸能量加倍，雙端次級(jí)配置可實(shí)現(xiàn)四倍電壓增益；若初級(jí)側(cè)為全橋，相關(guān)比率需乘以系數(shù) 2。
3. 方法的益處與局限性
   • 益處 ：可直接在 PCB 上測(cè)量，考慮功率級(jí)寄生元件，如利用漏電感作為諧振電感器節(jié)省成本提高效率，還能通過測(cè)試增益曲線考慮額外寄生元件（如 MOSFET 輸出電容）對(duì)設(shè)計(jì)優(yōu)化。
   • 局限性 ：無法檢測(cè)所有設(shè)計(jì)寄生元件，如次級(jí)繞組耦合不佳的效應(yīng)，其雖不影響增益曲線，但會(huì)降低功率級(jí)性能，影響開關(guān)波形（如產(chǎn)生壓降、泄漏尖峰），限制輸出功率；改進(jìn)次級(jí)繞組耦合可改善開關(guān)波形，但增益曲線可能無視覺差異。

審核編輯 黃宇