導(dǎo)讀

隨著網(wǎng)絡(luò)需求增長(zhǎng)，千兆以太網(wǎng)速率問(wèn)題備受關(guān)注。本文針對(duì)其實(shí)際速率低的情況，詳細(xì)分析布線(xiàn)不佳等原因，并從等長(zhǎng)走線(xiàn)、阻抗匹配等硬件方面及軟件調(diào)試角度，提供全面提升速率與穩(wěn)定性的有效方法。

正常的千兆以太網(wǎng)理論速率可以達(dá)到1000Mbps，實(shí)際考慮到通信各個(gè)環(huán)節(jié)的損耗，也應(yīng)在800Mbps以上。而實(shí)際上卻有很多板卡，按照參考電路設(shè)計(jì)的千兆以太網(wǎng)實(shí)測(cè)只卻只能跑到300/400Mbps，甚至更低。這種情況90%是由于以太網(wǎng)布線(xiàn)不佳導(dǎo)致的信號(hào)完整性問(wèn)題。千兆以太網(wǎng)RGMII信號(hào)的速率高達(dá)125MHz，而且是雙邊沿觸發(fā)的，所以對(duì)信號(hào)完整性是有要求的。以下的RGMII信號(hào)完整性原則和方法，可以幫助優(yōu)化和改善以太網(wǎng)的速率和穩(wěn)定性。

1. 等長(zhǎng)走線(xiàn)

RGMII在走線(xiàn)時(shí)必須要進(jìn)行等長(zhǎng)處理。等長(zhǎng)即RGMII總線(xiàn)中的TX_CLK、TXD[0:3]、TX_EN這6個(gè)信號(hào)為一組，RX_CLK、RXD[0:3]、RX_EN這6個(gè)信號(hào)為一組，分別繞蛇形走線(xiàn)，使得每組組內(nèi)信號(hào)線(xiàn)之間長(zhǎng)度差值在100mil以?xún)?nèi)，不同廠(chǎng)家的公差要求可能不同，但對(duì)硬件工程師來(lái)說(shuō)，條件允許的情況下，公差越小，則時(shí)序裕量越大，設(shè)計(jì)時(shí)應(yīng)盡量將公差縮小。注意這個(gè)公差應(yīng)該是CPU的MAC到PHY芯片的走線(xiàn)，有些核心板的手冊(cè)標(biāo)注了核心板RGMII走線(xiàn)長(zhǎng)度和CPU內(nèi)部的長(zhǎng)度，此時(shí)必須要將它們和底板的長(zhǎng)度加起來(lái)計(jì)算等長(zhǎng)。

2. 阻抗匹配

RGMII的所有信號(hào)線(xiàn)要求單端50Ω的阻抗匹配，50Ω是一個(gè)約定俗成，沿用至今的值，也是板廠(chǎng)熟悉，易于疊層和制板的取值。阻抗匹配指的特征阻抗，定義是：傳輸線(xiàn)長(zhǎng)度趨近于無(wú)窮大時(shí)，傳輸線(xiàn)的阻抗是多少（例如上述的50Ω）。在有限長(zhǎng)傳輸線(xiàn)中，它表征電信號(hào)經(jīng)過(guò)導(dǎo)體瞬間的阻抗，但這個(gè)值不是50Ω，阻抗匹配即有限長(zhǎng)傳輸線(xiàn)中每一處的特征阻抗都是相等的、均勻的、連續(xù)的。設(shè)計(jì)時(shí)，它是由PCB的銅厚、線(xiàn)寬、相鄰層間距、板材等計(jì)算得來(lái)的。對(duì)設(shè)計(jì)師來(lái)說(shuō)，最重要的是阻抗的連續(xù)性，電信號(hào)經(jīng)過(guò)阻抗不連續(xù)的導(dǎo)體，如同光線(xiàn)經(jīng)過(guò)密度不同的介質(zhì)（水和空氣）時(shí)產(chǎn)生反射與折射，信號(hào)就會(huì)失真。傳輸線(xiàn)打孔、換層、經(jīng)過(guò)電阻和連接器的焊盤(pán)、有分叉，都會(huì)導(dǎo)致不同程度的阻抗不連續(xù)。所以layout時(shí)應(yīng)避免分叉、走線(xiàn)改變方向用45度折彎，盡量避免打孔換層。

3. 完整的參考平面

參考平面對(duì)阻抗匹配是非常重要的，傳輸線(xiàn)原理中，傳輸線(xiàn)包含信號(hào)線(xiàn)和回流路徑，當(dāng)信號(hào)線(xiàn)是均勻連續(xù)的，但參考平面不連續(xù)也會(huì)導(dǎo)致傳輸線(xiàn)不連續(xù)。參考平面是根據(jù)疊層確定的，一般是相鄰的平面層，例如圖1中，8層板疊層1層和3層參考2層，4層參考5層，6層和8層參考7層。信號(hào)線(xiàn)投影區(qū)域內(nèi)參考層的銅皮也不能中斷或改變網(wǎng)絡(luò)。容易出問(wèn)題的地方是換層的時(shí)候如果信號(hào)從1層打孔到了8層，那么參考層就從2層變成了7層，建議在信號(hào)換層位置200mil范圍內(nèi)打地過(guò)孔創(chuàng)造回流路徑。有條件的地方也應(yīng)補(bǔ)上地過(guò)孔增強(qiáng)兩層地的連續(xù)性。那么當(dāng)信號(hào)從1層換層到4層，參考層由GND變成了PWR，網(wǎng)絡(luò)都改變了，這時(shí)該怎么辦呢？這種情況可以在換層位置附近布置0.1uF的縫合電容將2層和5層的網(wǎng)絡(luò)連在一起。

圖1 一種常見(jiàn)8層板疊層結(jié)構(gòu)圖

4. 避免源端反射

前面講過(guò)阻抗匹配，當(dāng)信號(hào)傳輸?shù)浇邮斩?，RGMII的接收IO是高阻的，信號(hào)就會(huì)反射回去，反射波到達(dá)源端又發(fā)生二次反射，叫做源端反射。源端反射會(huì)和原始信號(hào)疊加在一起形成過(guò)沖、振鈴等，影響信號(hào)質(zhì)量。通過(guò)在靠近信號(hào)發(fā)送端的位置串聯(lián)源端匹配電阻，可以有效降低源端反射。有些芯片推薦的匹配電阻是33Ω，有些是22Ω，這是因?yàn)樾酒苣_驅(qū)動(dòng)器的輸出阻抗不同，當(dāng)驅(qū)動(dòng)器輸出阻抗+源端匹配電阻的阻值為50Ω左右的時(shí)候，配合50Ω的阻抗匹配，防止源端反射的效果才最好，而這也是串阻要靠近信號(hào)源端的原因。

5. 防止串?dāng)_

外部的干擾也是不能忽視的，檢查諸如走線(xiàn)之間有沒(méi)有保持3W間距，時(shí)鐘走線(xiàn)有沒(méi)有包地。類(lèi)似圖 1.44的疊層中3層和4層的走線(xiàn)有沒(méi)有和相鄰層的其它走線(xiàn)有長(zhǎng)距離、近距離的平行走線(xiàn)等等，在這些地方往往也能找到能夠優(yōu)化的點(diǎn)。

6. 軟件Delayline調(diào)試

如果板子調(diào)試時(shí)發(fā)現(xiàn)速率不夠，其實(shí)也不一定就是硬件問(wèn)題，可以先看下軟件有沒(méi)有進(jìn)行Delay line的配置。Delay line就是在CLK上增加一段無(wú)用的buffer來(lái)達(dá)到延時(shí)的效果，通過(guò)調(diào)整buffer數(shù)量，來(lái)補(bǔ)償PCB走線(xiàn)的延時(shí)，最終使得接收端接收到的時(shí)鐘邊沿移動(dòng)到數(shù)據(jù)眼圖的正中間。一般MAC端和PHY端都可以進(jìn)行Delay line的調(diào)節(jié)，但MAC端調(diào)節(jié)的精度更細(xì)，操作也更方便，一般將PHY端的Delay line設(shè)為0，只在MAC端調(diào)節(jié)。

圖2 Delayline電路結(jié)構(gòu)示意圖

圖3 Delayline調(diào)整波形示意圖

剛開(kāi)始調(diào)Delay line時(shí)，網(wǎng)絡(luò)有可能完全ping不通，同時(shí)沒(méi)法區(qū)分是發(fā)送有問(wèn)題還是接收有問(wèn)題，所以要借助PC端的Wireshark先調(diào)試發(fā)送數(shù)據(jù)。MAC端調(diào)節(jié)Delay line每個(gè)步進(jìn)增加0.08ns延時(shí)，待調(diào)試的板子在后臺(tái)ping PC的IP，輸入命令讓板子遍歷所有TX Delay line，此時(shí)觀察電腦端的Wireshark，會(huì)看到從某個(gè)值開(kāi)始收到板子發(fā)來(lái)的ICMP包，稱(chēng)為窗口的開(kāi)始；隨著TX delayline逐漸增加，收到的數(shù)據(jù)包會(huì)變得更完整，接著變得不完整，最后徹底收不到板子發(fā)來(lái)的ICMP包，此時(shí)的TX Delay line值稱(chēng)為窗口的結(jié)束。取窗口開(kāi)始和結(jié)束的中間值作為此PCB板的TX Delay line最優(yōu)值，記下這個(gè)值。調(diào)通板子網(wǎng)卡的發(fā)送功能之后，板子就具備了應(yīng)答ping ICMP包的能力。下面在電腦端綁定板子網(wǎng)卡的MAC地址和IP地址，并開(kāi)始ping板子的IP地址，板子執(zhí)行以下命令遍歷所有RX Delay line，觀察電腦端ping命令的返回信息，會(huì)看到ping返回失敗，漸漸變成ping成功，而后又變?yōu)閜ing失敗，記錄下這些節(jié)點(diǎn)對(duì)應(yīng)的RX Delay line值。ping成功的這段區(qū)間稱(chēng)為接收窗口，同樣取其中值，作為RX Delay line的最優(yōu)值。最后把Delay line最優(yōu)值設(shè)置，添加到設(shè)備樹(shù)的gmac節(jié)點(diǎn)中，固化Delay line，完成Delay line的配置。要注意的是，使用RGMII接口連接千兆PHY時(shí)，只要硬件存在差別，都需要重新做一次Delay line的配置。另外可以調(diào)整Delay line也不代表硬件不需要做等長(zhǎng)Layout；如果不做等長(zhǎng)，意味著時(shí)鐘信號(hào)的跳變邊沿要同時(shí)對(duì)四條數(shù)據(jù)線(xiàn)的相位進(jìn)行延時(shí)微調(diào)，它們重疊的區(qū)域才能對(duì)數(shù)據(jù)正確采樣，但這個(gè)區(qū)域?qū)?huì)變得過(guò)窄，甚至超出Delay line延時(shí)的范圍。

7. 調(diào)整驅(qū)動(dòng)強(qiáng)度

除了配置Delay line，還可以調(diào)整RGMII的驅(qū)動(dòng)強(qiáng)度進(jìn)一步改善問(wèn)題。當(dāng)使用iperf長(zhǎng)時(shí)間測(cè)試發(fā)送會(huì)掉線(xiàn)也可以嘗試調(diào)整驅(qū)動(dòng)強(qiáng)度。當(dāng)將驅(qū)動(dòng)強(qiáng)度調(diào)高時(shí)，信號(hào)的邊沿會(huì)變得更陡峭，但與此同時(shí)，過(guò)沖和振鈴也會(huì)變強(qiáng)，驅(qū)動(dòng)強(qiáng)度調(diào)低時(shí)，信號(hào)邊沿會(huì)變緩，但能夠減少過(guò)沖和振鈴的影響。驅(qū)動(dòng)強(qiáng)度通常只有幾個(gè)檔位（通常4或8檔），有些廠(chǎng)商會(huì)標(biāo)出是多少mA，有些則只標(biāo)出強(qiáng)度等級(jí)，沒(méi)有具體單位，所以不用像Delay line那樣找最佳值，實(shí)測(cè)在不同強(qiáng)度下速率最高，穩(wěn)定性最好的取值即可。