chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用IP核和開源庫減少FPGA設(shè)計(jì)周期

FPGA技術(shù)江湖 ? 來源:FPGA技術(shù)江湖 ? 2025-01-15 10:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA 開發(fā)的目標(biāo)是按時(shí)、按質(zhì)交付項(xiàng)目。

024ee2e6-d213-11ef-9310-92fbcf53809c.jpg

然而,這一目標(biāo)說起來簡(jiǎn)單,實(shí)現(xiàn)起來老費(fèi)勁了。根據(jù)業(yè)內(nèi)最廣泛的調(diào)查之一,西門子威爾遜集團(tuán) 2022 年的調(diào)查(https://blogs.sw.siemens.com/verificationhorizons/2022/10/10/prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。

028fe48a-d213-11ef-9310-92fbcf53809c.png

為此,很多FPGA廠商都在自己EDA工具里嵌入IP減少FPGA項(xiàng)目的開發(fā)周期,使用 IP 是一種有助于實(shí)現(xiàn)按時(shí)、高質(zhì)量且經(jīng)濟(jì)高效的項(xiàng)目交付的方法。

我們現(xiàn)在處于一個(gè)比較好的時(shí)期,例如,Vivado 2024.1 提供了 681 個(gè) IP,使用這些IP可以快速的搭建FPGA系統(tǒng),比如XDMA IP可以快速搭建基于PCIe的應(yīng)用。當(dāng)然,這些 IP 核的適用性取決于目標(biāo)設(shè)備系列和設(shè)備的所需功能。

利用這些 IP 模塊可以加快開發(fā)速度,并通過利用經(jīng)過驗(yàn)證的組件降低技術(shù)風(fēng)險(xiǎn)。此外,這些 IP 核通常附帶示例和測(cè)試平臺(tái),這有助于我們了解它們的操作和用法。

然而,這些IP并不能提供我們?cè)O(shè)計(jì)中需要的所有功能。在這種情況下,我們可能需要開發(fā)定制解決方案、購買第三方 IP 或使用開源IP庫。

接下來,我們介紹幾個(gè)高質(zhì)量開源庫來支持我們的設(shè)計(jì):

FPGA_Library

https://github.com/suisuisi/FPGA_Library

該庫包含諸多IP,包括圖像處理、數(shù)字信號(hào)處理、接口等。

02cb28e2-d213-11ef-9310-92fbcf53809c.png

Open Logic

https://github.com/open-logic/open-logic

這個(gè)開源 VHDL 庫提供了各種專注于 IP 外設(shè)創(chuàng)建的 IP 核。它提供了用于CDC、內(nèi)存、FIFO、仲裁器、時(shí)分復(fù)用和其他功能(如 PRBS、延遲和桶形移位器)的模塊。對(duì)于 AXI 支持,Open Logic 包括 AXI 主設(shè)備、從設(shè)備和流水線。它還提供用于 UART、SPI、I2C 等的接口 IP,使其成為 AXI 端點(diǎn)的寶貴資源。

02d958f4-d213-11ef-9310-92fbcf53809c.png

HDL 模塊

https://hdl-modules.com/index.html

該庫提供一系列 AXI IP,包括interconnects 和 crossbars,以及 FIFO 等基本基礎(chǔ)設(shè)施。為了支持仿真,HDL 模塊還包括總線功能模型和通用組件,例如環(huán)形緩沖區(qū)、LFSR、數(shù)學(xué)函數(shù)和正弦發(fā)生器。通過閱讀文檔可以很好地了解它。

02fa48c0-d213-11ef-9310-92fbcf53809c.png

SURF(SLAC 終極 RTL 框架):

https://github.com/slaclab/surf

SURF 提供 AXI、以太網(wǎng)和設(shè)備庫。設(shè)備庫特別有用,帶有 ADCDAC 等外圍設(shè)備的驅(qū)動(dòng)程序。SURF 使用 CocoTB 和 GHDL 進(jìn)行驗(yàn)證,使流程變得簡(jiǎn)單。

03124d3a-d213-11ef-9310-92fbcf53809c.png

PSI Lib

https://github.com/paulscherrerinstitute/psi_fpga_all

由 Paul Scherrer 研究所開發(fā),該庫提供內(nèi)存、FIFO、跨時(shí)鐘域、時(shí)分復(fù)用、AXI 接口和其他常見模塊的 IP 模塊。

0331d66e-d213-11ef-9310-92fbcf53809c.png

PoC Lib(Pile of Cores)

https://github.com/VLSI-EDA/PoC

由Technical University of Dresden大學(xué)提供,PoC 專注于內(nèi)存、FIFO 和 I/O 控制器。它利用了 CocoTB、OSVVM、UVVM 和 VUnit 進(jìn)行驗(yàn)證。

0345e618-d213-11ef-9310-92fbcf53809c.png

以上這些只是一些常用的庫,可以結(jié)合之前推薦的開源庫一起使用:

這些開源庫可以幫助開發(fā)解決方案,而無需從頭開始。其中許多庫與 Vivado 完美集成,簡(jiǎn)化了它們的使用。

當(dāng)然,這些庫并不權(quán)威,需要結(jié)合使用場(chǎng)景進(jìn)行修改和優(yōu)化。

最后要注意的是:使用這些開源庫時(shí),請(qǐng)確保閱讀、理解并遵守其開源許可證,以避免潛在的麻煩。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22207

    瀏覽量

    626907
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1837

    瀏覽量

    154327
  • 開源
    +關(guān)注

    關(guān)注

    3

    文章

    3880

    瀏覽量

    45222

原文標(biāo)題:使用 IP 核和開源庫減少 FPGA 設(shè)計(jì)周期

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA優(yōu)質(zhì)開源模塊-SRIO IP的使用

    本文介紹一個(gè)FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項(xiàng)目中主要是用于FPGA和DSP之間的高速通信。有關(guān)SRIO協(xié)議的詳細(xì)介紹網(wǎng)上有很多,本文主要簡(jiǎn)單介紹一下SRIO I
    的頭像 發(fā)表于 12-12 09:19 ?3404次閱讀
    <b class='flag-5'>FPGA</b>優(yōu)質(zhì)<b class='flag-5'>開源</b>模塊-SRIO <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用

    關(guān)于FPGA IP

    對(duì)于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用,適宜的IP核對(duì)開發(fā)能起到事半功倍的作用。IP的概念與我們sdk里
    發(fā)表于 04-29 21:01

    FPGAIP使用技巧

    FPGAIP使用技巧主要包括以下幾個(gè)方面: 理解IP的概念和特性 : IP
    發(fā)表于 05-27 16:13

    #FPGA點(diǎn)撥 生成FIFO的IP

    fpgaIP
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月12日 21:52:56

    #FPGA點(diǎn)撥 如何驗(yàn)證帶有IP的代碼

    fpgaIP代碼
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月12日 21:53:35

    IP簡(jiǎn)介

    已有的HDL的設(shè)計(jì)方法。當(dāng)在進(jìn)行復(fù)雜系統(tǒng)設(shè)計(jì)的時(shí)侯,這些宏功能模塊、IP無疑將大大地減少設(shè)計(jì)風(fēng)險(xiǎn)及縮短開發(fā)周期。使用這些宏功能模塊、IP
    發(fā)表于 07-06 14:15

    IP簡(jiǎn)介

    無疑將大大地減少設(shè)計(jì)風(fēng)險(xiǎn)及縮短開發(fā)周期。使用這些宏功能模塊、IP,就會(huì)將更多的時(shí)間和精力放在改善及提高系統(tǒng)級(jí)的產(chǎn)品方面,而不需要重新開發(fā)
    發(fā)表于 07-15 14:46

    FPGA IP的相關(guān)問題

    我用的是xinlinx spartan6 FPGA,我想知道它的IPRAM是與FPGA獨(dú)立的,只是集成在了一起呢,還是占用了FPGA的資源
    發(fā)表于 01-10 17:19

    采用EDA軟件和FPGA實(shí)現(xiàn)IP保護(hù)技術(shù)

    (Intellectual Property)。IP由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計(jì),并經(jīng)反復(fù)驗(yàn)證。IP的擁有者可通過出售
    發(fā)表于 07-29 08:33

    基于IPFPGA設(shè)計(jì)方法是什么?

    的分類和特點(diǎn)是什么?基于IPFPGA設(shè)計(jì)方法是什么?
    發(fā)表于 05-08 07:07

    FPGAIP的生成

    FPGAIP的生成,簡(jiǎn)單介紹Quartus II生成IP的基本操作,簡(jiǎn)單實(shí)用挺不錯(cuò)的資料
    發(fā)表于 11-30 17:36 ?12次下載

    基于FPGAIP設(shè)計(jì)技術(shù)

    FPGAIP設(shè)計(jì)技術(shù)的系列資料,大家可以收集看下,這些都是我看過過濾后留下的,感覺不錯(cuò),希望對(duì)大家有幫助
    發(fā)表于 11-30 17:49 ?6次下載

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    ? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號(hào)處理使用的
    的頭像 發(fā)表于 12-29 15:59 ?1.3w次閱讀

    fpga ip是什么 常用fpga芯片的型號(hào)

     FPGA IP(Intellectual Property core)是指在可編程邏輯器件(Field-Programmable Gate Array,FPGA)中使用的可復(fù)用的設(shè)
    的頭像 發(fā)表于 07-03 17:13 ?8228次閱讀

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號(hào)處理使用的
    的頭像 發(fā)表于 12-05 15:05 ?2864次閱讀