概述
ADN2913可提供下列接收器功能：量化、信號(hào)電平檢測、時(shí)鐘和數(shù)據(jù)恢復(fù)，適用于從6.5 Mbps到8.5 Gbps的連續(xù)數(shù)據(jù)速率。 它可自動(dòng)鎖定至所有數(shù)據(jù)速率，而無需外部參考時(shí)鐘或編程。 ADN2913抖動(dòng)性能超越全部SONET/SDH抖動(dòng)要求，包括抖動(dòng)傳遞、抖動(dòng)產(chǎn)生和抖動(dòng)容差。
數(shù)據(jù)表：*附件：ADN2913連續(xù)速率6.5 Mbps至8.5 Gbps時(shí)鐘和數(shù)據(jù)恢復(fù)IC，集成限幅放大器 均衡器技術(shù)手冊(cè).pdf

ADN2913提供手動(dòng)或自動(dòng)限幅調(diào)整和手動(dòng)采樣相位調(diào)整。 此外，用戶還可選擇限幅放大器、均衡器或0 dB EQ輸入。 均衡器為自適應(yīng)或可手動(dòng)設(shè)置

當(dāng)輸入信號(hào)電平降至用戶可編程閾值以下時(shí)，接收器前端信號(hào)丟失(LOS)檢測電路會(huì)予以提示。 LOS檢測電路具有遲滯特性，可防止LOS輸出震顫。 此外，可通過 I^2^C 寄存器讀取輸入信號(hào)強(qiáng)度。

ADN2913還支持偽隨機(jī)二進(jìn)制序列(PRBS)生成、位錯(cuò)誤檢測和輸入數(shù)據(jù)速率回讀功能。

ADN2913采用緊湊型4 mm x 4 mm、24引腳架構(gòu)芯片級(jí)(LFCSP)封裝。 所有ADN2913規(guī)格均相對(duì)于?40°C至+85°C環(huán)境溫度而言，除非另有說明。

應(yīng)用

• SONET/SDH OC-1/OC-3/OC-12/OC-48和所有相關(guān)FEC速率
• 1GE, 1GFC, 2GFC, 4GFC, 8GFC, CPRI OS/L.6 up to OS/L.60
• 所有速率再生器/中繼器

特性

• 串行數(shù)據(jù)輸入：6.5 Mbps至8.5 Gbps
• 無需參考時(shí)鐘
• 超過SONET/SDH抖動(dòng)傳遞/產(chǎn)生/容差要求
• 量化器靈敏度：6.3 mV（典型值，限幅放大器模式）
• 可選限幅放大器、均衡器(EQ)和0 dB EQ輸入
• 可編程抖動(dòng)傳遞帶寬，支持G.8251 OTN
• 可編程限幅電平
• 采樣相位調(diào)整（5.65 Gbps或更高）
• 輸出極性反轉(zhuǎn)
• 通過I^2^C可編程LOS閾值
• 通過I^2^C接口訪問可選特性
• 信號(hào)丟失(LOS)報(bào)警（僅限幅放大器模式）
• 失鎖(LOL)指示器
• PRBS發(fā)生器/檢測器
• 應(yīng)用敏感的功耗調(diào)整
  • 352 mW（8.5 Gbps、均衡器模式、無時(shí)鐘輸出）
  • 380 mW（6.144 Gbps、限幅放大器模式、無時(shí)鐘輸出）
  • 340 mW（622 Mbps、0 dB EQ模式、無時(shí)鐘輸出）
• 電源：1.2 V、靈活的1.8 V至3.3 V范圍及3.3 V
• 4 mm × 4 mm、24引腳LFCSP封裝

框圖

時(shí)序圖
、
引腳配置描述

典型性能特征

工作原理

ADN2913 實(shí)現(xiàn)了數(shù)據(jù)速率在 6.5 Mbps 至 8.5 Gbps 之間的時(shí)鐘和數(shù)據(jù)恢復(fù)功能。前端可進(jìn)行配置，既能將非歸零（NRZ）輸入波形放大并均衡至全比例數(shù)字邏輯電平，也能繞過完整數(shù)字邏輯信號(hào)。

用戶可以從三種輸入級(jí)中選擇一種來處理數(shù)據(jù)：一種是增益靈敏度優(yōu)于 10 mV 的高增益限幅放大器；一種是在 5 GHz 時(shí)提升 600 mV 且衰減 10 dB 的高通無源均衡器；還有一種是 0 dB 均衡器。

片上的信號(hào)丟失（LOS）檢測器與高靈敏度限幅放大器協(xié)同工作。LOS 的默認(rèn)閾值為器件的靈敏度，最大閾值電平為 128 mV 峰峰值。限幅放大器斜率閾值可使用出廠默認(rèn)設(shè)置、通過 I^{2}C 接口設(shè)置的用戶定義閾值，或在鑒相器處針對(duì)最佳眼圖張開度進(jìn)行調(diào)整后的電平。

當(dāng)輸入信號(hào)因 FR - 4 或印刷電路板（PCB）走線中的其他損傷而受損時(shí)，可使用無源均衡器。均衡器的高頻增益可通過 I^{2}C 寄存器進(jìn)行配置。此外，還具備用戶可啟用的自適應(yīng)功能，該功能可自動(dòng)調(diào)整均衡器以實(shí)現(xiàn)最寬的眼圖張開度。均衡器可針對(duì)任何數(shù)據(jù)速率進(jìn)行手動(dòng)設(shè)置，但自適應(yīng)功能僅在數(shù)據(jù)速率大于 5.5 Gbps 時(shí)可用。

當(dāng)有信號(hào)輸入到時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）系統(tǒng)時(shí)，ADN2913 充當(dāng)延遲鎖定環(huán)和鎖相環(huán)（PLL）電路，用于從 NRZ 編碼數(shù)據(jù)流中恢復(fù)時(shí)鐘并對(duì)數(shù)據(jù)進(jìn)行重定時(shí)。輸入數(shù)據(jù)由高速時(shí)鐘采樣，數(shù)字下采樣器可適應(yīng)跨越三個(gè)數(shù)量級(jí)的數(shù)據(jù)速率。下采樣數(shù)據(jù)被輸入到二進(jìn)制鑒相器中（見圖 23）。

輸入數(shù)據(jù)的相位由兩條獨(dú)立的反饋回路跟蹤。一條高速延遲鎖定環(huán)（DLL）路徑將數(shù)字積分器與數(shù)字控制相位轉(zhuǎn)換器（DCO）級(jí)聯(lián)，以跟蹤抖動(dòng)的高頻分量。

一個(gè)由數(shù)字積分器和 DCO 組成的獨(dú)立鎖相環(huán)，用于跟蹤抖動(dòng)的低頻分量。DCO 的初始頻率由第三環(huán)路設(shè)置，該環(huán)路將 DCO 頻率與輸入數(shù)據(jù)頻率進(jìn)行比較。此第三環(huán)路還確定數(shù)字下采樣器的抽取率。

延遲鎖定環(huán)和鎖相環(huán)共同跟蹤輸入數(shù)據(jù)的相位。例如，當(dāng)時(shí)鐘滯后于輸入數(shù)據(jù)時(shí)，鑒相器會(huì)將 DCO 驅(qū)動(dòng)到更高頻率，并通過移相器減小時(shí)鐘延遲；這兩種操作都能減小時(shí)鐘與數(shù)據(jù)之間的相位誤差。由于環(huán)路濾波器是一個(gè)積分器，靜態(tài)相位誤差會(huì)被驅(qū)動(dòng)至零。

從另一個(gè)角度來看，該電路中的移相器實(shí)現(xiàn)了二階鎖相環(huán)頻率補(bǔ)償所需的零值，且零值位于反饋路徑中，因此在閉環(huán)傳遞函數(shù)中不會(huì)出現(xiàn)。由于該電路在閉環(huán)傳遞函數(shù)中沒有零值，所以消除了抖動(dòng)峰值。

延遲鎖定環(huán)和鎖相環(huán)同時(shí)提供寬帶抖動(dòng)容限和窄帶抖動(dòng)濾波功能。圖 23 中的簡化框圖顯示，Z(s)/X(s) 是一個(gè)三階低通抖動(dòng)傳遞函數(shù)，具有出色的濾波性能。低通頻率極點(diǎn)是通過在 DLL 中對(duì) PLL 的增益進(jìn)行分頻形成的，其增益在轉(zhuǎn)換帶寬內(nèi)接近 N。請(qǐng)注意，該抖動(dòng)傳遞函數(shù)沒有零點(diǎn)，與普通的二階鎖相環(huán)不同。這意味著主 PLL 沒有抖動(dòng)峰值，這種特性使該電路成為信號(hào)再生器應(yīng)用的理想選擇，因?yàn)樵诩?jí)聯(lián)再生器中，抖動(dòng)峰值可能會(huì)導(dǎo)致危險(xiǎn)的抖動(dòng)累積。

誤差傳遞函數(shù) e(s)/X(s) 與帶有二進(jìn)制鑒相器的普通鎖相環(huán)具有相同的高通形式，該傳遞函數(shù)可自由優(yōu)化，以提供出色的寬帶抖動(dòng)容限，因?yàn)槎秳?dòng)傳遞函數(shù) Z(s)/X(s) 提供了窄帶抖動(dòng)濾波功能。