概述
AD9552是一款小數(shù)N分頻、基于鎖相環(huán)(PLL)的時鐘發(fā)生器，專為取代高頻晶體振蕩器和諧振器而設(shè)計。該器件采用Σ-Δ調(diào)制器(SDM)來處理小數(shù)頻率合成。用戶將單端時鐘信號直接與REF引腳相連，或者在XTAL引腳上連接一個晶體諧振器，即可提供輸入?yún)⒖夹盘枴?br /> 數(shù)據(jù)表：*附件：AD9552振蕩器頻率上變頻器技術(shù)手冊.pdf

AD9552為引腳可編程器件，根據(jù)8種常用輸入頻率的其中一種頻率，可提供64種標(biāo)準(zhǔn)輸出頻率中的一種頻率。該器件還有一個三線式SPI接口，用戶可以通過該接口自定義設(shè)置輸入與輸出頻率比。

AD9552需用外部電容來構(gòu)成PLL的環(huán)路濾波器。雖然AD9552嚴(yán)格按照CMOS工藝制造，但其輸出與LVPECL、LVDS或單端CMOS邏輯電平兼容。

額定工作溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

應(yīng)用

• 高頻VCXO、OCXO和SAW諧振器的高性價比替代產(chǎn)品
• 極其靈活的頻率轉(zhuǎn)換，低抖動，適合SONET/SDH（包括FEC）、10-Gb以太網(wǎng)、光纖通道和DRFI/DOCSIS
• 高清視頻頻率轉(zhuǎn)換
• 無線基礎(chǔ)設(shè)施
• 測試與測量（包括手持式設(shè)備）

特性

• 將低頻輸入?yún)⒖夹盘栟D(zhuǎn)換為高頻輸出信號
• 輸入頻率范圍：6.6 MHz至125 MHz
• 輸出頻率最高達(dá)900 MHz
• 預(yù)設(shè)引腳可編程頻率轉(zhuǎn)換比
• 通過SPI端口設(shè)置任意頻率轉(zhuǎn)換比
• 片內(nèi)VCO
• 晶體諧振器和/或外部振蕩器可作為基準(zhǔn)頻率源
• 欲了解更多特性，請參考數(shù)據(jù)手冊

基本框圖

引腳配置描述

典型性能特征

工作原理

圖19. 詳細(xì)功能框圖

預(yù)設(shè)頻率比

頻率選擇引腳（A[2:0]和Y[5:0]）允許用戶根據(jù)引腳邏輯狀態(tài)（見圖19），硬連線設(shè)置器件的預(yù)設(shè)輸入和輸出分頻器值。邏輯引腳接地或接XTAL，分別表示邏輯0或邏輯1，進(jìn)行解碼?？墒褂么蠭/O端口更改預(yù)設(shè)值中的分頻器值，這些預(yù)設(shè)值由A[2:0]和Y[5:0]引腳提供。

A[2:0]引腳選擇八種輸入?yún)⒖碱l率之一（見表9）。用戶通過將單端時鐘信號連接到REFIN引腳，或在XTAL兩端連接晶體諧振器，為AD9522提供輸入?yún)⒖碱l率。如果A[2:0]引腳選擇10 MHz、12 MHz、16 MHz、19.20 MHz、19.44 MHz或20.00 MHz，AD9522會在內(nèi)部將輸入頻率加倍。或者，如果寄存器0x1D[2]設(shè)置為1，輸入也會加倍。

表9. 輸入?yún)⒖碱l率選擇引腳

Y[5:0]引腳選擇合適的反饋和輸出分頻器，以合成輸出頻率（見表10）。表10中提供的輸出頻率是精確值，即顯示的小數(shù)位數(shù)足以保持全精度。在小數(shù)表示法不實用的情況下，使用整數(shù)乘法器。

VCO和輸出頻率會根據(jù)所用參考頻率與表9中指定頻率的比值進(jìn)行偏移。注意，VCO頻率必須保持在表1中規(guī)定的最小和最大范圍內(nèi)。通常，VCO頻率范圍的選擇以及增益調(diào)整是器件自動VCO校準(zhǔn)過程的一部分，該過程在上電（或復(fù)位）時啟動。但是，如果用戶通過SPI接口更改VCO頻率范圍，應(yīng)首先啟用SPI對VCO校準(zhǔn)的控制（寄存器0x0E[2] = 1），然后向校準(zhǔn)VCO位（寄存器0x0E[7]）寫入1，以啟動強制VCO校準(zhǔn)。