chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

從眼狀圖入手,了解高電平抖動問題

電子設(shè)計 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-03-30 09:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

要理解抖動,我們首先要了解眼狀圖。眼狀圖是數(shù)字信號在時域中的表現(xiàn)形式,其中電壓振幅按時間變化繪制。一長串?dāng)?shù)據(jù)可分割成多個片段,稱之為單位間隔 (UI),這些 UI 在示波器上一個個疊加,有助于示波器一次顯示極大數(shù)量的數(shù)據(jù)。單位間隔定義為 UI = 1/比特速率。如圖 1 中眼狀圖所示。一個眼狀圖由 1 個 UI 組成(工程師有時會繪制兩個并排眼狀圖),它是數(shù)字信號質(zhì)量的視覺體現(xiàn)。

圖 1

既然我們了解了眼狀圖,就可提出這樣一個問題“什么是抖動?”抖動可定義為不希望看到的、信號理想轉(zhuǎn)換位置的高頻率偏移。抖動可分為總體抖動 (TJ)、隨機(jī)抖動 (RJ) 和確定性抖動 (DJ)。顧名思義,總體抖動 (TJ) 包含所有抖動組成部分的影響。下圖 2 中的流程圖是 TJ 及其所有組件的分解圖:

圖 2

如欲了解有關(guān) TJ 的更多詳情,敬請查看應(yīng)用手冊《如何測量總體抖動》。

RJ 是不可預(yù)測的,而且通過隨機(jī)過程不斷積累,其中包括但不僅限于熱噪聲、散粒噪聲與電源噪聲。RJ 不受限制,因此其測量值會隨時間推移持續(xù)增大。

DJ 是可預(yù)測的抖動,因為它與所傳輸?shù)臄?shù)據(jù)類型以及傳輸媒介有關(guān)。DJ 具有非高斯概率密度分布函數(shù),而且是有界限的,因此其測量值會隨時間推移增加到某一點,但不會無限增大。DJ 包含幾個組成部分,其中包括數(shù)據(jù)相關(guān)抖動 (DDJ)、占空比失真 (DCD)、碼間串?dāng)_ (ISI) 與周期性抖動 (PJ)。

碼間串?dāng)_ (ISI) 是所選傳輸媒介內(nèi)帶寬不足的產(chǎn)物。PCB 跡線或線纜可作為低通濾波器 (LPF) 衰減數(shù)據(jù)信號中的高頻率內(nèi)容。這會引起電壓失調(diào)和不均衡數(shù)據(jù)模式,如果處理不當(dāng)最終會導(dǎo)致位錯誤。占空比失真 (DCD) 是升降時間不等的結(jié)果,其可導(dǎo)致具有不同持續(xù)時間的 1 和 0,引起閥值交點偏移。數(shù)據(jù)相關(guān)抖動 (DDJ) 是與數(shù)據(jù)模式有關(guān)的抖動,由帶寬限制 (ISI) 和閥值交點偏移 (DCD) 的總和效應(yīng)引起。對于 DDJ 而言,之前傳輸?shù)臄?shù)據(jù)位會給當(dāng)前數(shù)據(jù)位狀態(tài)產(chǎn)生負(fù)面影響。周期性抖動 (PJ) 是按周期形式重復(fù)的抖動,不包含數(shù)據(jù)相關(guān)性抖動組成部分。PJ 可以是任何具有周期性特性的邊緣偏移。有一種 PJ 叫做正弦曲線抖動 (SJ),因為它可分解成諧波相關(guān)正弦曲線的傅里葉級數(shù)。PJ 一般由外部確定性噪聲源引起,該噪聲源通過開關(guān)電源、串?dāng)_或不穩(wěn)定時鐘恢復(fù) PLL 耦合在我們的系統(tǒng)中。當(dāng)然,可通過每個抖動成分了解更多信息,我建議大家對其進(jìn)行深入挖掘,真正理解抖動及其組分。

ISI 抖動是傳輸媒介帶寬的函數(shù),因此可通過設(shè)計進(jìn)行補(bǔ)償。如果背板或線纜傳輸路徑出現(xiàn)大量 ISI 抖動,可使用 SN65LVCP1414 線性均衡器和 SN65LVCP114 線性四通道多路復(fù)用器均衡器等器件來對通道的 LPF 效應(yīng)進(jìn)行逆向處理。這些器件可為您的系統(tǒng)補(bǔ)償高達(dá) 17dB 的損耗,從而可通過減少整體抖動來擴(kuò)展通道范圍。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 眼圖測量
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    8969
  • 信號抖動
    +關(guān)注

    關(guān)注

    1

    文章

    5

    瀏覽量

    9303
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ?NL27WZ126 3態(tài)高電平使能雙路緩沖器技術(shù)解析與應(yīng)用指南?

    安森美 NL27WZ126 3態(tài)高電平使能雙路緩沖器是MiniGate? 高性能雙路非反相緩沖器,工作采用1.65V至5.5V電源。高電平使能特性讓這些緩沖器可以在使能時提供有源輸出,使它們適合
    的頭像 發(fā)表于 11-25 13:50 ?179次閱讀
    ?NL27WZ126 3態(tài)<b class='flag-5'>高電平</b>使能雙路緩沖器技術(shù)解析與應(yīng)用指南?

    時鐘振蕩器選型與排障:抖動預(yù)算到PCB電源的工程實操(含延伸閱讀)

    測量 + /BER/協(xié)議一致性;不達(dá)標(biāo)就回溯哪一環(huán)的貢獻(xiàn)超標(biāo)。 (實操建議:先用較保守的 TCXO/更低抖動的系列快速打樣,留出安全余度,再做成本優(yōu)化。) 四、GNSS 與授時:溫穩(wěn)與首次定位的關(guān)系
    發(fā)表于 10-20 14:40

    一文讀懂高速信號

    是一個統(tǒng)計疊加的概念,是一系列數(shù)字信號在示波器上積累而顯示的圖形,通過它可以觀察出碼間串?dāng)_和噪聲對系統(tǒng)的影響,從而估計系統(tǒng)優(yōu)劣。一個完整的應(yīng)該包含
    的頭像 發(fā)表于 07-30 17:33 ?4490次閱讀
    一文讀懂高速信號<b class='flag-5'>眼</b><b class='flag-5'>圖</b>

    DLPC4100輸出的RST_ACTIVE信號為高電平時,User FPGA無法抓到這個高電平,是什么原因?qū)е碌哪兀?/a>

    DLPC4100輸出的RST_ACTIVE信號為高電平時,User FPGA無法抓到這個高電平,是什么原因?qū)е碌哪兀ü苣_分配正確)?
    發(fā)表于 02-26 06:28

    tlv2545的數(shù)據(jù)SDO端輸出都是高電平,為什么?

    我參考電壓和供電電壓都是3.3V,AIN+接2V,AIN-接地,CS線和SLK接STM32端口,電路和datasheet給的是一樣的,對照時序寫的程序,但是我SDO端輸出的全部是高電平。不知道
    發(fā)表于 02-13 07:08

    ADS1274的DRDY一直是高電平,為什么?

    clk和sclk時鐘發(fā)現(xiàn)DRDY上有數(shù)據(jù)轉(zhuǎn)換完成的脈沖生成,但是焊接上opa1632后發(fā)現(xiàn)opa工作正常,但ADS1274的DRDY一直高電平了,再去掉opa1632及外圍電路,ADS1274的DRDY
    發(fā)表于 02-06 07:07

    DAC7565 SYNC這個IO腳在常態(tài)應(yīng)該置為低電平還是高電平?

    手冊中關(guān)于SYNC的描述是:SYNC低電平時使能輸入移位寄存器,SYNC需要保持低電平到接收玩24個SCLK周期才能更新DA輸出,如果沒到24個SCLK周期就變?yōu)?b class='flag-5'>高電平,輸入移位寄存器將復(fù)位。 我
    發(fā)表于 02-05 09:31

    示波器的關(guān)鍵參數(shù)

    示波器作為電子測試測量領(lǐng)域的重要工具,其功能多樣且強(qiáng)大。其中,分析功能是示波器在數(shù)字信號完整性測試中的一項關(guān)鍵應(yīng)用。不僅直觀展示了數(shù)字信號的整體特征,還能夠反映出碼間串?dāng)_、噪聲
    的頭像 發(fā)表于 02-02 14:04 ?2112次閱讀

    ADS1254上電啟動,DOUT/DRDY總是高電平,一直為高電平是怎么回事?

    ADS上電,DOUT/DRDY總是高電平,一直為高電平,多插幾次電源,偶爾能正常啟動DOUT/DRDY有正常的下降沿。 到底是怎么回事? 下面是啟動順序: InitSPI3SEL();//設(shè)置
    發(fā)表于 01-23 07:01

    TTL電平高電平信號的轉(zhuǎn)換

    在電子工程領(lǐng)域,信號電平的轉(zhuǎn)換是一個常見的需求,尤其是在不同技術(shù)標(biāo)準(zhǔn)之間。TTL(晶體管-晶體管邏輯)電平高電平信號是兩種不同的電平標(biāo)準(zhǔn),它們在電壓水平和應(yīng)用場景上有所不同。 TTL
    的頭像 發(fā)表于 01-16 10:28 ?1483次閱讀

    為什么ISO7230M輸入高電平時輸出確偶發(fā)了低電平?

    示波器通道1監(jiān)測輸入通道A(input)一直為高電平高電平時偶爾有干擾,但是示波器通道2監(jiān)測輸出通道A(output)由高電平變?yōu)榱说?b class='flag-5'>電平。而低
    發(fā)表于 01-13 06:52

    txs0102使用中遇到的高電平是什么引起的?怎么解決?

    這個電路,在沒有外接負(fù)載時,A端輸出的波形能夠在轉(zhuǎn)換到B端。 但接上負(fù)載后(ps/2接口),A端與B端常為高。A端不能輸出波形txs0102. 請問常為高電平時由什么引起的?怎樣解決這個問題?
    發(fā)表于 12-31 07:52

    ADS1672轉(zhuǎn)換輸出,DRDY管腳一直是高電平,為什么?

    ADS1672轉(zhuǎn)換輸出有點問題DRDY管腳一直是高電平 沒有變低 一直是高電平 這是ADS1672的原理 使用的SPI接口sclk 和drdy_n pwdn,start管腳上電就置高
    發(fā)表于 12-24 06:39

    請問DS90UB964-Q1測高參數(shù)要求多少?

    DS90UB964-Q1測高參數(shù)要求多少?
    發(fā)表于 12-11 07:16

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機(jī)電路的分析

    機(jī)電路,將電路導(dǎo)入到OptiSystem進(jìn)行數(shù)據(jù)交換,最后評價。 一、在OptiSPICE中搭建收發(fā)機(jī)電路 OptiSPICE原理可以設(shè)計為使用元件Electrical Input
    發(fā)表于 12-10 08:59