概述
AD6641是一款250 MHz帶寬數(shù)字預(yù)失真(DPD)觀測(cè)接收機(jī)，集成一個(gè)12位500 MSPS ADC、一個(gè)16k × 12 FIFO和一個(gè)多模式后端，用戶(hù)可通過(guò)串行端口(SPORT)、SPI接口、12位并行CMOS端口或6位DDR LVDS端口檢索存儲(chǔ)在集成FIFO存儲(chǔ)器中的數(shù)據(jù)。它具有出色的動(dòng)態(tài)性能和低功耗特性，適合電信應(yīng)用，如要求更寬帶寬的數(shù)字預(yù)失真觀測(cè)路徑等。芯片上集成了全部必需功能，包括采樣保持器與基準(zhǔn)電壓源，可提供完整的信號(hào)轉(zhuǎn)換解決方案。
數(shù)據(jù)表：*附件：AD6641 250MHz帶寬DPD觀測(cè)接收機(jī)技術(shù)手冊(cè).pdf

片內(nèi)FIFO允許通過(guò)ADC捕捉較短的時(shí)間快照，以及以較低速率進(jìn)行回讀。這樣，捕捉的數(shù)據(jù)可以隨時(shí)以低得多的采樣速率進(jìn)行傳輸，信號(hào)處理限制得以降低。FIFO可以在多種用戶(hù)可編程模式下工作。在單次捕捉模式下，當(dāng)捕捉到ADC數(shù)據(jù)時(shí)，可以通過(guò)SPI端口或者使用外部FILL±引腳來(lái)指示。在連續(xù)捕捉模式下，數(shù)據(jù)持續(xù)加載到FIFO中，并使用FILL±引腳停止該操作。

FIFO中存儲(chǔ)的數(shù)據(jù)可以在多種用戶(hù)可選的輸出模式下回讀?？梢灾梦籇UMP引腳以輸出FIFO數(shù)據(jù)。FIFO中存儲(chǔ)的數(shù)據(jù)可以通過(guò)SPORT、SPI、12位并行CMOS端口或6位DDR LVDS接口訪(fǎng)問(wèn)。AD6641在12位CMOS或6位DDR LVDS模式下支持最大輸出吞吐速率，器件內(nèi)部將其限制為最大輸入采樣速率的1/8。也就是說(shuō)，當(dāng)輸入時(shí)鐘速率為500 MSPS時(shí)，最大輸出數(shù)據(jù)速率為62.5 MHz。

該ADC要求采用1.9 V模擬電源供電及差分時(shí)鐘信號(hào)，以便充分發(fā)揮其工作性能。輸出格式選項(xiàng)包括二進(jìn)制補(bǔ)碼、偏移二進(jìn)制和格雷碼。該ADC還提供數(shù)據(jù)時(shí)鐘輸出，用于正確進(jìn)行輸出數(shù)據(jù)定時(shí)。該器件采用先進(jìn)的SiGe BiCMOS工藝制造，提供56引腳LFCSP封裝，額定溫度范圍為-40°C至+85°C工業(yè)溫度范圍。該產(chǎn)品受美國(guó)專(zhuān)利保護(hù)。

應(yīng)用

• 無(wú)線(xiàn)和有線(xiàn)寬帶通信
• 通信測(cè)試設(shè)備
• 功率放大器線(xiàn)性化

產(chǎn)品特色

1. 高性能ADC內(nèi)核。
   500 MSPS、250 MHz輸入時(shí)信噪比維持在65.8 dBFS。
2. 低功耗。500 MSPS時(shí)功耗僅695 mW。
3. 易于使用。
   片內(nèi)16k FIFO允許用戶(hù)讓高性能ADC在目標(biāo)時(shí)間執(zhí)行處理，并在任意時(shí)間以較低的采樣速率傳輸數(shù)據(jù)，從而減少數(shù)據(jù)處理的限制。片內(nèi)基準(zhǔn)電壓源和采樣保持功能使系統(tǒng)設(shè)計(jì)更靈活。采用1.9 V單電源則簡(jiǎn)化了系統(tǒng)電源設(shè)計(jì)。
4. 串行端口控制。
   標(biāo)準(zhǔn)串行端口接口支持對(duì)器件進(jìn)行配置以及根據(jù)用戶(hù)的需求進(jìn)行定制。
5. 1.9 V或3.3 V SPI和串行數(shù)據(jù)端口工作模式。

特性

• 信噪比(SNR)：65.8 dBFS（fIN最高為250MHz，500 MSPS）
• 有效位數(shù)(ENOB)：10.5位（fIN最高為250 MHz，500 MSPS，?1.0 dBFS）
• 無(wú)雜散動(dòng)態(tài)范圍(SFDR)：80 dBc（fIN最高為250 MHz，500 MSPS，?1.0 dBFS）
• 出色的線(xiàn)性度
  • DNL = ±0.5 LSB（典型值）；INL = ±0.6 LSB（典型值）
• 集成16k × 12 FIFO
• FIFO回讀選項(xiàng)
  • 12位并行CMOS（62.5 MHz）
  • 6位DDR LVDS接口
  • SPORT (62.5 MHz)
  • SPI (25 MHz)
• 高速同步功能
• 1 GHz全功率模擬帶寬
• 集成輸入緩沖器
• 片內(nèi)基準(zhǔn)電壓源，無(wú)需外部去耦
• 低功耗
  • 695 mW (500 MSPS)
  • 可編程輸入電壓范圍
  • 1.18 V至1.6 V，標(biāo)稱(chēng)值1.5 V
• 采用1.9 V模擬和數(shù)字電源供電
• 1.9 V或3.3 V SPI和SPORT工作模式
• 時(shí)鐘占空比穩(wěn)定器
• 帶可編程時(shí)鐘和數(shù)據(jù)對(duì)準(zhǔn)功能的集成數(shù)據(jù)時(shí)鐘輸出

框圖

時(shí)序圖

引腳配置描述

典型性能特征

等效電路

工作原理

片上先進(jìn)先出存儲(chǔ)器（FIFO）能夠通過(guò)模數(shù)轉(zhuǎn)換器（ADC）捕獲短時(shí)間的信號(hào)快照，并以較低速率回讀。這通過(guò)以任意采樣率傳輸捕獲的數(shù)據(jù)，減少了信號(hào)處理的限制。

FIFO操作

數(shù)據(jù)捕獲可通過(guò)向串行外設(shè)接口（SPI）端口寫(xiě)入來(lái)指示，方式是置位FILL±引腳。圖36所示的時(shí)序圖說(shuō)明了FIFO的加載過(guò)程。

在事件1時(shí)，通過(guò)斷言FILL±引腳或通過(guò)SPI位寫(xiě)入來(lái)指示FIFO進(jìn)行填充。FILL±引腳操作可以通過(guò)可編程SPI填充控制位進(jìn)行延遲，這樣在填充事件之前可對(duì)數(shù)據(jù)進(jìn)行緩沖。然后，F(xiàn)IFO會(huì)用數(shù)據(jù)填充自身。周?chē)鷺颖镜臄?shù)量由計(jì)數(shù)寄存器（0x104）確定。這是一個(gè)8位寄存器，取值范圍為0到255。放入FIFO的樣本數(shù)量由以下公式確定：
樣本數(shù)量 = (FILL_CNT + 1) × 64

在FIFO完成填充（事件2）后，AD6461會(huì)發(fā)送一個(gè)滿(mǎn)標(biāo)志來(lái)指示FIFO已填滿(mǎn)，然后進(jìn)入等待狀態(tài)，在此期間設(shè)備等待接收來(lái)自DUMP引腳或SPI的轉(zhuǎn)儲(chǔ)指令。

數(shù)據(jù)移位（事件4）后，F(xiàn)IFO進(jìn)入空閑狀態(tài)，并等待下一個(gè)填充命令。在空閑狀態(tài)下，ADC可以選擇置于深度猝發(fā)模式以節(jié)省功率。如果ADC在空閑狀態(tài)下掉電，啟動(dòng)填充操作（事件1）會(huì)使ADC上電。在此期間，ADC會(huì)等待設(shè)置計(jì)數(shù)周期（0x105、0x106），然后再捕獲數(shù)據(jù)。設(shè)置計(jì)數(shù)可在SPI端口編程，允許在采集數(shù)據(jù)前讓模擬電路穩(wěn)定下來(lái)。通過(guò)使用這個(gè)寄存器，可以在采集速度和精度之間進(jìn)行智能權(quán)衡。

這些數(shù)據(jù)可以通過(guò)三個(gè)輸出接口中的任意一個(gè)以低數(shù)據(jù)速率回讀，這進(jìn)一步節(jié)省了功率。如果使用SPI或SPORT接口讀取數(shù)據(jù)，該接口可能只需要三個(gè)引腳。滿(mǎn)標(biāo)志和空標(biāo)志用于指示FIFO的狀態(tài)。SPI中的FIFO狀態(tài)寄存器（0x10A）也可以通過(guò)軟件進(jìn)行監(jiān)控。

單次捕獲模式

通過(guò)將填充控制寄存器（0x103[3:2]）中的FIFO填充模式位寫(xiě)入00，可將FIFO置于單次捕獲模式。在單次捕獲模式下，用戶(hù)通過(guò)驅(qū)動(dòng)FILL±引腳高電平或通過(guò)SPI端口寫(xiě)入（如有必要）填充位（0x101[0]）來(lái)啟動(dòng)捕獲。這會(huì)在上電后（根據(jù)SPI設(shè)置計(jì)數(shù)寄存器（0x105、0x106）中設(shè)置的時(shí)間）為ADC（如果已掉電）供電。如果0x101寄存器中的位3置位，捕獲完成后ADC會(huì)返回待機(jī)模式。

填充引腳定時(shí)

通過(guò)斷言差分FILL±引腳可以啟動(dòng)FIFO填充。在FILL±引腳上檢測(cè)到脈沖時(shí)，F(xiàn)IFO開(kāi)始填充。

轉(zhuǎn)儲(chǔ)引腳定時(shí)

通過(guò)斷言DUMP引腳可以啟動(dòng)FIFO回讀。在DUMP引腳上檢測(cè)到高電平時(shí)，F(xiàn)IFO數(shù)據(jù)會(huì)在可用時(shí)鐘上被清除。