概述
ADN4622/[ADN4624]是一款四通道、信號隔離式低電壓差分信號 (LVDS) 緩沖區(qū)，能夠以很低的通道在高達(dá) 2.5 Gbps 的數(shù)據(jù)速率下運(yùn)行。該器件集成了 ADI 公司的 iCoupler^?^ 技術(shù)，已針對高速運(yùn)行進(jìn)行增強(qiáng)，可提供 LVDS 信號鏈的插入式電氣隔離。到 LVDS 接收器和來自 LVDS 驅(qū)動(dòng)器的交流耦合和/或電平轉(zhuǎn)換允許隔離其他高速信號，例如電流模式邏輯 (CML)。

ADN4622/ADN4624 包括一種刷新機(jī)制，用于監(jiān)控輸入和輸出狀態(tài)，并確保它們在沒有數(shù)據(jù)轉(zhuǎn)換的情況下保持不變。為了以低抖動(dòng)實(shí)現(xiàn)低功耗和高速運(yùn)行，LVDS 和隔離器電路依賴于 1.8 V 電源。ADN4622/ADN4624 完全適合在寬工業(yè)溫度范圍內(nèi)工作，并且可采用 28 引腳、寬體和小間距 SOIC_W_FP 封裝，爬電距離和電氣間隙為 8.3 mm（適用于 5.7 kV rms 或 8 kV 峰值浪涌和脈沖電壓，并在交流電源電壓下增強(qiáng)絕緣），或者采用 6 mm × 6 mm LFCSP 封裝，爬電距離和電氣間隙為 1.27 mm（適用于基本/功能性隔離）。
數(shù)據(jù)表：*附件：ADN4622 ADN4624 5.7 kV rms 1.5 kV rms、四通道 LVDS 2.5 千兆位隔離器技術(shù)手冊.pdf

應(yīng)用

• 隔離式視頻和成像數(shù)據(jù)
• 模擬前端隔離
• 數(shù)據(jù)平面隔離
• 隔離式高速時(shí)鐘和數(shù)據(jù)鏈路
• 多千兆位 SERDES
• 板對板光纖更換（例如：短距離光纖）

特性

• 5.7 kV rms 和 1.5 kV rms LVDS 隔離器
• 符合 TIA/EIA-644-A LVDS 信號電平
• 四通道配置（ADN4622：2 + 2，ADN4624：4 + 0)
• 能以高達(dá) 2.5 Gbps 的任意數(shù)據(jù)速率進(jìn)行切換，具有低抖動(dòng)
  • 跨四個(gè)通道的 10 Gbps 總帶寬
  • 傳播延遲 2.15 ns（典型值）
  • 典型抖動(dòng)：0.82 ps rms 隨機(jī)，40 ps 總峰值
• 低功耗 1.8 V 電源
• ±8 kV IEC 61000-4-2 ESD 跨隔離柵保護(hù)
• 高共模瞬變抗擾度：100 kV/μs（典型值）
• 安全和監(jiān)管審批 (28 引腳 SOIC_W_FP 封裝)
  • UL（申請中）：5700 V rms 持續(xù) 1 分鐘，符合 UL 1577 標(biāo)準(zhǔn)
  • CSA 元件驗(yàn)收通知 5A（申請中）
  • VDE 符合性證書（申請中）
    • DIN V VDE V 0884-11 (VDE V 0884-11):2017-01
    • VIORM = 849 V 峰值 （工作電壓）
• 啟用或禁用刷新（低速輸出正確性檢查）
• 工作溫度范圍：?40°C 至 +125°C
• 28 引腳、寬體、細(xì)間距 SOIC_W_FP 封裝，爬電距離和電氣間隙為 8.3 mm，或 6 mm × 6 mm LFCSP 封裝，爬電距離和電氣間隙為 1.27 mm

框圖

引腳配置描述

典型性能特征

應(yīng)用信息

PCB布局

ADN4622/ADN4624可處理高達(dá)1.25GHz時(shí)鐘頻率的高速低壓差分信號（LVDS），以及高達(dá)2.5Gbps的不歸零制（NRZ）數(shù)據(jù)。在隔離此類高頻信號時(shí)，應(yīng)盡可能在靠近LVDS發(fā)送器和接收器的位置布置LVDS走線和端接。放置一個(gè)100Ω的端接電阻，使其與發(fā)送器和接收器的TxN和RxN引腳之間的距離相等。

為確保LVDS信號完整性、減少系統(tǒng)抖動(dòng)并降低印刷電路板（PCB）的電磁干擾（EMI），LVDS信號線上需要100Ω差分的受控阻抗走線。應(yīng)選擇兩條走線的寬度、它們之間的間距以及與接地層或電源層的距離，以優(yōu)化每對走線的特性阻抗。通過謹(jǐn)慎選擇過孔位置，可將串?dāng)_降至最低。

ADN4624已通過EN 55032 B級輻射發(fā)射限值，無需額外的考慮因素。在隔離高頻數(shù)據(jù)或高速時(shí)鐘時(shí)，應(yīng)采用隔離器。為了減少輻射，特定的PCB布局措施有助于減少二極管天線效應(yīng)，從而實(shí)現(xiàn)隔離間隙，并為ADN4622提供足夠的裕量以滿足EN 55032 B級輻射發(fā)射限值。使用增強(qiáng)型PCB布局（在隔離器區(qū)域下疊加內(nèi)部PCB第2層和第3層，使用受控阻抗走線、堆疊式陶瓷電容），ADN4622在900Mbps PRBS數(shù)據(jù)運(yùn)行時(shí)，可滿足EN 55032 B級輻射發(fā)射限值。

高速PCB設(shè)計(jì)的最佳實(shí)踐是避免高速LVDS信號走線產(chǎn)生輻射。特別建議在斷開連接的情況下切換高速LVDS信號（以及時(shí)鐘）。使用共模扼流圈、鐵氧體或其他濾波器（如屏蔽式LVDS連接器和電源供應(yīng)器），只要它們能連接到接地或電源層，就可以使用。

ADN4622/ADN4624的VDDx引腳需要用100nF電容進(jìn)行適當(dāng)?shù)慕怦睢ｋ娫垂?yīng)也需要適當(dāng)?shù)臑V波，以避免因高頻開關(guān)噪聲而產(chǎn)生不必要的輻射發(fā)射。

應(yīng)用示例

• 高速LVDS接口 ：用于模擬前端（AFE）、處理器到處理器的串行通信，或視頻和成像數(shù)據(jù)的隔離。使用ADN4622/ADN4624可隔離端口、背板或電纜。
• 標(biāo)準(zhǔn)LVDS輸入和輸出 ：允許使用現(xiàn)場可編程門陣列（FPGA）、接收器或耦合網(wǎng)絡(luò)輕松集成到高速信號鏈中，以實(shí)現(xiàn)與其他物理層的接口。
• 隔離式AFE應(yīng)用 ：以ADN4622/ADN4624為例，提供模擬組件接口。ADN4624可同時(shí)隔離四個(gè)通道的數(shù)據(jù)，適用于高達(dá)1.25Gbps的高速帶寬測量，其模擬 - 數(shù)字轉(zhuǎn)換器（ADC）具有并行LVDS輸出。ADN4622可隔離兩個(gè)ADC通道，每個(gè)通道有四個(gè)方向，并且在使用回聲時(shí)鐘時(shí)可隔離ADC。這兩種芯片都可用于需要串行化和解串行化（SERDES）的應(yīng)用，或使用FPGA聚合大量CMOS輸出以實(shí)現(xiàn)2.5Gbps數(shù)據(jù)通道的應(yīng)用。ADN4622/ADN4624的附加相位抖動(dòng)足夠低，即使在隔離采樣時(shí)鐘時(shí)也不會影響ADC性能。此外，實(shí)現(xiàn)電氣隔離可提高ADC性能，減少來自FPGA和特定集成電路（ASIC）電路的數(shù)字和電源供應(yīng)噪聲。
• PCB到PCB連接 ：通過LVDS信令，可實(shí)現(xiàn)高帶寬鏈路與低延遲同步數(shù)據(jù)傳輸。串行化的吉比特以太網(wǎng)連接可用于強(qiáng)大的擴(kuò)展器或工業(yè)控制器通信模塊。ADN4622具有兩個(gè)方向的LVDS通道，每個(gè)通道可隔離1.25Gbps的傳輸和接收信號，適用于一對吉比特以太網(wǎng)交換機(jī)。兩個(gè)通道的傳播延遲在幾納秒內(nèi)，為工業(yè)自動(dòng)化和過程控制提供了所需的低延遲。
• 其他耦合網(wǎng)絡(luò) ：可將ADN4624用作整體信號鏈的一部分，以隔離MIPI CSI - 2、DisplayPort和基于USB的協(xié)議（如FLink - L）。在應(yīng)用特定集成電路中，可使用串行解串器（SERDES）通過多個(gè)ADN4624設(shè)備擴(kuò)展帶寬，支持1080p或4K視頻分辨率，為短距離光纖提供替代方案。