“KiCon US 于 5.28~30 在美國的圣地亞哥舉行。這個會議有 live stream，有興趣的小伙伴可以去油管上查看。接下去還有 9 月的 KiCon Europe 以及 11 月 的 KiCon Asia。”

第一天的內容錄播 URL 在這里：

https://www.youtube.com/watch?v=v2uiwDnLGx8

第一天的 Topic

1. 介紹 KiConnect （Morgan Allen）

KiConnect 是我自 2018 年創(chuàng)建 The Cacoffiny 以來就夢寐以求的 FreeCAD 工作臺。經(jīng)歷了幾次失敗的嘗試后，如今終于天時地利。FreeCAD 1.0 發(fā)布了，KiCAD 9 也帶著其新的長期支持 API 即將問世，我終于看到了這個工作臺可能實現(xiàn)的曙光。

即便在早期階段，它已經(jīng)能實現(xiàn)我想要的許多功能，其中最重要的莫過于能夠將電路板放入 FreeCAD 裝配體中，并能夠對其進行原地更新。以前我僅能通過一堆脆弱的宏指令堆砌勉強實現(xiàn)的功能，如今只需點擊幾下即可完成。

隨著核心功能順利推進，未來的發(fā)展路線圖充滿了可能性。多板裝配體、剛柔結合裝配體、異形板的拼板，以及更多功能。

3.從 Altium 到 KiCad 以及其間的各種工具：將開源EDA集成到專業(yè)工作流程中的路徑（Eli Hughes）

將 KiCad 集成到我們專業(yè)工作流的決定，是由以下幾個因素共同驅動的：

• 專業(yè)許可證“維護”成本與實際獲得的支持價值之間存在脫節(jié)。
• “永久”許可證中原有功能被移除。
• 對封閉的二進制文件格式感到沮喪，這導致了嚴重的工作流問題（現(xiàn)場將分享真實案例）。
• 與 MCAD 格式的互操作性被刻意限制（現(xiàn)場將分享真實案例）。 我們曾多次遇到這樣的情況：為了滿足客戶的特定需求，不得不將 PCB 導入 KiCad，利用其 3D 導出功能。
• 將工具適配到公司特定的 CI/CD 工作流門檻過高。
• 認識到大量 PCB 設計師正在退休。 新進入的硬件開發(fā)者普遍具備 git、持續(xù)集成、Python 和軟件開發(fā)工作流的經(jīng)驗。EDA 工具行業(yè)需要適應這種人員結構的變化。
• 對項目長期性的擔憂（Wavenumber 的某些項目周期長達 20 年以上；我們最近還需要打開 2005 年項目的文件）。

LLM（大語言模型）技術的出現(xiàn)，使得各類工程師能夠通過腳本和小型實用工具快速適應和定制流程，而無需成為軟件專家。

對于像我們這樣的設計組織，真正的競爭優(yōu)勢不僅在于元件庫，更在于跨設計積累的關于部件如何配置、連接和實現(xiàn)的知識。這種組織知識資產(chǎn)，即真正的“制勝法寶”，其價值會隨時間推移而日益增長，但有效維護和共享卻充滿挑戰(zhàn)。我們認為，每家公司都需要圍繞其自身的組織知識資產(chǎn)制定策略，并且這些知識絕不能被封閉在不使用互操作格式的第三方服務之后。

我們啟動 KiCad 項目的一個主要動機是其新的 HTTP 元件庫功能。我們將其視為一個更宏大愿景和企業(yè)級功能的開端。我們曾廣泛使用數(shù)據(jù)庫元件庫，但 Altium 的解決方案已停滯不前，偏向于其專有的云接口。盡管 KiCad 的 HTTP 庫功能仍在開發(fā)中，但它為我們提供了一種機制，將大約 10,000 個部件及其相關元數(shù)據(jù)遷移到 KiCad 9。通過利用kicad-cli工具，Wavenumber 成功構建了一個并行工作流的原型：在 Altium 中創(chuàng)建的所有部件也能在 KiCad 中使用。

目前，我們的元件庫遷移工作已基本完成。有兩個將在 2025 年發(fā)布的商用產(chǎn)品設計中使用的電路板正在開發(fā)中。我們還將 KiCad 集成到了我們的 PDM（產(chǎn)品數(shù)據(jù)管理）系統(tǒng)中，這種方式既能支持快速原型設計，又能提供重要的設計可追溯性。長期目標是建立一個全面的工作流，以追蹤公司內所有電路板、裝配體及其使用場景，并能進行高效的基于 LLM 的知識查詢。

Mike 也是 LTSpice 的作者。

QSPICE 是一款基于 SPICE 的免費電路仿真軟件，包含用于創(chuàng)建 JFET、MOSFET 和二極管模型的工具。本次演示將詳細說明并記錄不同 QSPICE 進程之間的進程間通信，以便用戶可將 QSPICE 電路圖替換為 KiCAD 電路圖，從而在 KiCAD 中添加仿真、波形跟蹤和交叉探測功能。這將使 KiCAD 用戶能夠集成 QSPICE 元素，以補充 KiCAD 的功能，從而提升其電路仿真、模型創(chuàng)建和布局體驗。

設計PCB不僅僅是布線和連接組件，它還涉及確保電路板能夠在不產(chǎn)生昂貴返工和延誤的情況下進行制造。這就是DRC發(fā)揮作用的地方。它們作為防止 DFM 問題的屏障，在設計進入制造工廠之前就發(fā)現(xiàn)錯誤。KiCad 9 通過自定義DRC進一步提升了這一功能，從設計初期就確?？芍圃煨?。

在本場演講中，您將學習如何在KiCad 9中設置自定義DRC以防止關鍵制造錯誤。

更新后的KiCad 9 DRC引擎支持更深入的自定義，允許您定義規(guī)則并匹配制造商的能力。您可以提前設置導線寬度和鉆孔尺寸的約束條件，消除猜測的必要性。

PCB設計中常見的陷阱之一是違反導線寬度和間距要求。如果導線過細，可能導致過熱。如果導線間距過近，則存在短路風險。為解決此問題，可在DRC編輯器中設置最小導線寬度和間距值（例如6 mil）。

過孔和環(huán)形區(qū)域容易出現(xiàn)制造問題。當過孔或環(huán)形區(qū)域尺寸過小時，可能導致開路。設置最小過孔尺寸和環(huán)形區(qū)域寬度，以匹配您的PCB制造商的鉆孔公差。根據(jù)您的鉆孔到銅層間距要求配置DRC（建議8密耳）。絲印和焊料掩模規(guī)則必須應用，以確保文字清晰可讀和足夠的掩模間距。

無需為單個導線應用長度匹配規(guī)則，可創(chuàng)建組并設置約束以防止信號失真。

別忘了用DRC驗證元件布局。為避免裝配問題，需在電路板邊緣及大型元件之間定義禁入?yún)^(qū)。

配置DRC可使設計準備就緒，讓原型機具備量產(chǎn)條件。使用KiCad 9自定義DRC以強制執(zhí)行符合制造要求的實用設計規(guī)則。

作為一名軟件背景的從業(yè)者，由于業(yè)務需求，我首次通過KiCad 5.1接觸生產(chǎn)電子設計。在這一非 trivial 的項目中，我們將分享在工作流程、項目管理、升級難題、文件類型、自定義自動化、機械集成、布線與互聯(lián)、知識產(chǎn)權等多個方面遇到的挑戰(zhàn)與機遇。

通過使用 KiCad 項目模板創(chuàng)建可互換和可互鎖的電路板，實現(xiàn)更快速、更經(jīng)濟的原型開發(fā)，并在項目早期階段增強信心。

在硬件開發(fā)中，原型階段常常被跳過——或者在制作后強行塞入最終產(chǎn)品而非重新設計——因為負責預算的人（可能就是你?。┱J為原型制作成本高昂且耗時。在精打細算時，似乎立即著手開發(fā)“正式產(chǎn)品”更劃算。當設計足夠簡單且團隊經(jīng)驗豐富時，這種情況可能成立，但考慮到當今技術水平和每天都有新工程師加入該領域，這種組合何時才能真正實現(xiàn)？

在Appaloosa Computing，我們開發(fā)了一套原型開發(fā)模板系統(tǒng)，允許我們通過幾塊簡單的“拼圖塊”電路板，以多種方式組合，實現(xiàn)電路板和元器件布局的即時更改。這使得我們可以重復使用已驗證的電路板，并快速迭代那些需要改進的電路板，從而加速原型開發(fā)并降低成本。