chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

RDMA簡介8之AXI分析

高速傳輸與存儲 ? 來源:高速傳輸與存儲 ? 作者:高速傳輸與存儲 ? 2025-06-24 23:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

AXI 總線是一種高速片內(nèi)互連總線,其定義于由 ARM 公司推出的 AMBA 協(xié)議中,主要用于高性能、高帶寬、低延遲、易集成的片內(nèi)互連需求。AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也稱為 AXI4-Full 是一種基于地址的高性能傳輸接口,其支持亂序傳輸、突發(fā)傳輸?shù)葌鬏敺绞剑瑫r通過獨(dú)立的地址總線,實現(xiàn)高性能的數(shù)據(jù)地址映射;

AXI4-Lite 則在 AXI4 的基礎(chǔ)上去掉了亂序傳輸、突發(fā)傳輸、Outstanding 等特性,主要用于簡單的單次地址映射通信。而 AXI4-Stream 則為點(diǎn)對點(diǎn)連接總線,其去掉了地址總線,主要用于點(diǎn)對點(diǎn)間的高速數(shù)據(jù)流傳輸。三種接口的對比如表 1 所示:

表1 AXI4、AXI4-Lite 和 AXI4-Stream接口總線

wKgZO2hawriAT7ktAAEi9rZsltU619.png

? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關(guān)特點(diǎn)。AXI4 總線采用讀寫通道分離且數(shù)據(jù)通道與控制通道分離的方式,這樣的總線通道使其具有多主多從的連接特性和并行處理的能力,能夠大幅提高總線的數(shù)據(jù)吞吐量。AXI4 總線共有五個通道。其中,寫地址通道和寫數(shù)據(jù)通道數(shù)據(jù)流由主機(jī)指向從機(jī),分別用于發(fā)送地址信息和數(shù)據(jù)信息。寫響應(yīng)通道數(shù)據(jù)流由從機(jī)指向主機(jī),用于反饋寫指令的完成狀態(tài)。
讀通道與寫通道類似,讀地址通道由主機(jī)指向從機(jī),用于發(fā)送地址信息和控制信息,讀數(shù)據(jù)通道數(shù)據(jù)流由從機(jī)指向主機(jī),用于從發(fā)送數(shù)據(jù)信息。但與寫通道不同的是,讀通道并沒有響應(yīng)通道,讀響應(yīng)信息包含在讀數(shù)據(jù)通道中,與數(shù)據(jù)流一同反饋給主機(jī)。AXI4 總線的通道結(jié)構(gòu)如圖 1所示。

wKgZPGhawrmAGFWhAAEEZm0q-4k282.png

圖1 AXI4 總線的通道結(jié)構(gòu)圖

?

相關(guān)視頻感興趣者,請搜B站用戶名: 專注與守望
或鏈接:
https://space.bilibili.com/585132944/upload/video

?審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • RDMA
    +關(guān)注

    關(guān)注

    0

    文章

    85

    瀏覽量

    9297
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    136

    瀏覽量

    17259
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    RDMA over RoCE V2設(shè)計2:ip 整體設(shè)計考慮

    這里重點(diǎn)討論P(yáng)C與FPGA之間采用RDMA RoCE v2 高速數(shù)據(jù)傳輸。該IP系統(tǒng)的整體架構(gòu)如圖 1 所示。它通過 QSFP28 接口連接上位機(jī)進(jìn)行數(shù)據(jù)傳輸;通過AXI-Lite 接口進(jìn)行系統(tǒng)控制
    的頭像 發(fā)表于 07-16 08:55 ?107次閱讀
    <b class='flag-5'>RDMA</b> over RoCE V2設(shè)計2:ip 整體設(shè)計考慮

    RDMA over RoCE V2設(shè)計2:ip 整體框架設(shè)計考慮

    AXI-Lite 接口進(jìn)行系統(tǒng)控制;AXI4 接口進(jìn)行數(shù)據(jù)傳輸。在系統(tǒng)內(nèi)部,根據(jù)功能劃分為系統(tǒng)控制模塊、融合以太網(wǎng)協(xié)議棧、以太網(wǎng)協(xié)議棧和 CMAC 集成塊。以下為各功能模塊的定義。 圖1 RDMA over
    發(fā)表于 07-16 08:51

    RDMA over RoCE V2設(shè)計1:通用,穩(wěn)定及高性能!

    。 RoCEv2基于標(biāo)準(zhǔn)網(wǎng)絡(luò)的以太網(wǎng)、網(wǎng)絡(luò)層和傳輸層(UDP)協(xié)議,這可以使得RoCEv2的網(wǎng)絡(luò)流量可以經(jīng)過傳統(tǒng)的網(wǎng)絡(luò)路由器路由。之前RDMA簡介1~8有對相關(guān)資料介紹,這里強(qiáng)調(diào)的是:它是目前性價比
    發(fā)表于 07-15 10:54

    RDMA簡介9AXI 總線協(xié)議分析2

    ? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關(guān)特點(diǎn)。AXI4 總線采用讀寫通道分離且數(shù)據(jù)通道與控制通道分離的方式,這樣的總線通道使其具有多主多從的連接特性和并行處理的能力,能夠
    發(fā)表于 06-24 18:02

    RDMA簡介8AXI 總線協(xié)議分析1

    AXI 總線是一種高速片內(nèi)互連總線,其定義于由 ARM 公司推出的 AMBA 協(xié)議中,主要用于高性能、高帶寬、低延遲、易集成的片內(nèi)互連需求。AXI4 總線是第四代 AXI 總線,其定義了三種總線接口
    發(fā)表于 06-24 18:00

    RDMA簡介7可靠傳輸

    。RoCE v2協(xié)議實現(xiàn)可靠傳輸?shù)募夹g(shù)手段共有三種,分別為:丟包重傳機(jī)制、流量控制及擁塞管理。接下來將就這三種技術(shù)手段進(jìn)行詳細(xì)分析。 (1)丟包重傳機(jī)制 為了簡化設(shè)計同時降低成本,RoCE v2協(xié)議使用了
    發(fā)表于 06-13 10:01

    RDMA簡介5RoCE V2隊列分析

    /RECEIVE操作流程圖而對于READ、WRITE、ATOMIC這三種單邊操作,接收端并不感知這一數(shù)據(jù)傳輸過程,故而只消耗發(fā)送端QP中的WR,并不消耗接收端即遠(yuǎn)程主機(jī)QP中的WR(有立即數(shù)的RDMA Write
    發(fā)表于 06-05 17:28

    RDMA簡介4ROcE V2初析

    RoCE v2原語 (1)RDMA READ操作將遠(yuǎn)端主機(jī)內(nèi)存中的數(shù)據(jù)讀取到本地。具體流程為:本地主機(jī)將需要請求數(shù)據(jù)的地址、長度及對應(yīng)的遠(yuǎn)程訪問密鑰發(fā)送給遠(yuǎn)程主機(jī),遠(yuǎn)程主機(jī)比對密鑰通過后,則將數(shù)據(jù)
    發(fā)表于 06-05 15:20

    RDMA簡介3四種子協(xié)議對比

    RDMA協(xié)議共有四種子協(xié)議,分別為InfiniBand、iWARP、RoCE v1和RoCE v2協(xié)議。這四種協(xié)議使用統(tǒng)一的RDMA API,但在具體的網(wǎng)絡(luò)層級實現(xiàn)上有所不同,如圖1所示,接下來將
    發(fā)表于 06-04 16:05

    RDMA簡介2A技術(shù)優(yōu)勢分析

    隨著數(shù)據(jù)中心對于網(wǎng)絡(luò)帶寬和延遲的要求日益增長,傳統(tǒng)的TCP/IP網(wǎng)絡(luò)已無法滿足性能要求,RDMA網(wǎng)絡(luò)則憑借其高帶寬、低延時的特性脫穎而出。相較于傳統(tǒng)TCP/IP協(xié)議,RDMA具有零拷貝、不需要CPU
    發(fā)表于 06-04 11:35

    RDMA簡介1RDMA開發(fā)必要性

    總線或高速外設(shè)部件互連總線(PCIe)上,二者均為短距離連接總線,會導(dǎo)致數(shù)據(jù)采集系統(tǒng)的部署位置受限 。遠(yuǎn)程直接內(nèi)存訪問技術(shù)(RDMA)是一種專為遠(yuǎn)距離網(wǎng)絡(luò)通信設(shè)計的技術(shù),其通常通過光纖進(jìn)行設(shè)備間連接
    發(fā)表于 06-03 14:38

    NVMe IPAXI4總線分析

    1AXI4總線協(xié)議 AXI4總線協(xié)議是由ARM公司提出的一種片內(nèi)總線協(xié)議 ,旨在實現(xiàn)SOC中各模塊之間的高效可靠的數(shù)據(jù)傳輸和管理。AXI4協(xié)議具有高性能、高吞吐量和低延遲等優(yōu)點(diǎn),在SOC設(shè)計中被
    發(fā)表于 06-02 23:05

    NVMe簡介AXI總線

    NVMe需要用AXI總線進(jìn)行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中的重要組成部分,主要面向高性能、高帶寬、低延時的片內(nèi)互連需求。這里簡要介紹
    的頭像 發(fā)表于 05-21 09:29 ?203次閱讀
    NVMe<b class='flag-5'>簡介</b><b class='flag-5'>之</b><b class='flag-5'>AXI</b>總線

    NVMe協(xié)議簡介AXI總線

    NVMe需要用AXI總線進(jìn)行高速傳輸。這里,AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中的重要組成部分,主要面向
    發(fā)表于 05-17 10:27

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?1080次閱讀
    <b class='flag-5'>AXI</b>接口FIFO<b class='flag-5'>簡介</b>